10.12 AC ELECTRICAL SPECIFICATIONS — BUS ARBITRATION
  • <nobr id="9easc"><strike id="9easc"></strike></nobr>
    <small id="9easc"><sup id="9easc"></sup></small>
    <ins id="9easc"></ins>
  • <code id="9easc"><video id="9easc"><li id="9easc"></li></video></code>
  • 參數(shù)資料
    型號(hào): MC68HC000CRC10
    廠商: Freescale Semiconductor
    文件頁(yè)數(shù): 65/189頁(yè)
    文件大?。?/td> 0K
    描述: IC MPU 32BIT 10MHZ 68-PGA
    標(biāo)準(zhǔn)包裝: 21
    系列: M680x0
    處理器類型: M680x0 32-位
    速度: 10MHz
    電壓: 3.3V,5V
    安裝類型: 通孔
    封裝/外殼: 68-BCPGA
    供應(yīng)商設(shè)備封裝: 68-PGA(27x27)
    包裝: 托盤(pán)
    第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)當(dāng)前第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)
    MOTOROLA
    M68000 8-/16-/32-BIT MICROPROCESSORS USER'S MANUAL
    10-17
    10.12 AC ELECTRICAL SPECIFICATIONS — BUS ARBITRATION (VCC=5.0
    VDC
    ±5%; GND=0 VDC, TA=TL TO TH; See Figure s 10-7 – 10-11) (Applies To All Processors
    Except The MC68EC000 )
    Num
    Characteristic
    8 MHz*
    10 MHz*
    12.5 MHz*
    16.67 MHz
    12F
    16 MHz
    20 MHz
    Unit
    Min
    Max
    Min
    Max
    Min
    Max
    Min
    Max
    Min
    Max
    Min
    Max
    7
    Clock High to Address, Data
    Bus High Impedance
    (Maximum)
    —80—70
    —60—50
    —50—42
    ns
    16
    Clock High to Control Bus
    High Impedance
    —80—70
    —60—50
    —50—42
    ns
    33
    Clock High to BG Asserted
    62
    50
    40
    0
    40
    0
    30
    0
    25
    ns
    34
    Clock High to BG Negated
    62
    50
    40
    0
    40
    0
    30
    0
    25
    ns
    35
    BR Asserted to BG Asserted
    1.5
    3.5
    1.5
    3.5
    1.5
    3.5
    1.5
    3.5
    1.5
    3.5
    1.5
    3.5
    Clks
    361
    BR Negated to BG Negated
    1.5
    3.5
    1.5
    3.5
    1.5
    3.5
    1.5
    3.5
    1.5
    3.5
    1.5
    3.5
    Clks
    37
    BGACK Asserted to BG
    Negated
    1.5
    3.5
    1.5
    3.5
    1.5
    3.5
    1.5
    3.5
    1.5
    3.5
    1.5
    3.5
    Clks
    37A2
    BGACK Asserted to BR
    Negated
    20
    1.5
    Clks
    20
    1.5
    Clks
    20
    1.5
    Clks
    10
    1.5
    Clks
    10
    1.5
    Clks
    10
    1.5
    Clks
    Clks/
    ns
    38
    BG Asserted to Control,
    Address, Data Bus High
    Impedance (AS Negated)
    80
    70
    60
    50
    50
    42
    ns
    39
    BG Width Negated
    1.5
    1.5
    1.5
    1.5
    1.5
    1.5
    Clks
    46
    BGACK Width Low
    1.5
    1.5
    1.5
    1.5
    1.5
    1.5
    Clks
    47
    Asynchronous Input Setup
    Time
    10
    10
    10
    —5
    ns
    57
    BGACK Negated to AS, DS ,
    R/ W Driven
    1.5
    1.5
    1.5
    1.5
    1.5
    1.5
    Clks
    57A
    BGACK Negated to FC, VMA
    Driven
    1
    1
    1
    1
    1
    1
    Clks
    581
    BR Negated to AS
    , DS, R/ W
    Driven
    1.5
    1.5
    1.5
    1.5
    1.5
    1.5
    Clks
    58A1
    BR Negated to FC, VMA
    Driven
    1
    1
    1
    1
    1
    1
    Clks
    *These specifications represent improvement over previously published specifications for the 8-, 10-, and 12.5-MHz
    MC68000 and are valid only for product bearing date codes of 8827 and later.
    ** Applies only to the MC68HC000 and MC68HC001.
    NOTES:
    1. Setup time for the synchronous inputs BGACK
    , IPL0-IPL2 , and VPA guarantees their recognition at the
    next falling edge of the clock.
    2. BR need fall at this time only in order to insure being recognized at the end of the bus cycle.
    3. Timing measurements are referenced to and from a low voltage of 0.8 volt and a high voltage of 2.0 volts,
    unless otherwise noted. The voltage swing through this range should start outside and pass through the
    range such that the rise or fall will be lienar between 0.8 volt and 2.0 volts.
    4. The processor will negate BG and begin driving the bus again if external arbitration logic negates BR before
    asserting BGACK.
    5. The minimum value must be met to guarantee proper operation. If the maximum value is exceeded, BG may
    be reasserted.
    F
    re
    e
    sc
    a
    le
    S
    e
    m
    ic
    o
    n
    d
    u
    c
    to
    r,
    I
    Freescale Semiconductor, Inc.
    For More Information On This Product,
    Go to: www.freescale.com
    n
    c
    ..
    .
    相關(guān)PDF資料
    PDF描述
    MC68HC000CEI16R IC MPU 32BIT 16MHZ 64-PLCC
    ASC50DTES CONN EDGECARD 100POS .100 EYELET
    MC68F375BGMVR33R IC MPU 32BIT 33MHZ 217-PBGA
    AMC50DTES CONN EDGECARD 100POS .100 EYELET
    MC68EN360ZP33L IC MPU QUICC 32BIT 33MHZ 357PBGA
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    MC68HC000CRC12 功能描述:微處理器 - MPU 16-BIT MPU RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:536 MHz 程序存儲(chǔ)器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
    MC68HC000CRC16 功能描述:微處理器 - MPU 16-BIT MPU RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:536 MHz 程序存儲(chǔ)器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
    MC68HC000CRC8 功能描述:微處理器 - MPU 16-BIT MPU RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:536 MHz 程序存儲(chǔ)器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
    MC68HC000EI10 功能描述:微處理器 - MPU 16-BIT MPU RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:536 MHz 程序存儲(chǔ)器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
    MC68HC000EI10 制造商:Freescale Semiconductor 功能描述:MICROPROCESSOR IC