- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45216 > MC68302FC16CR2 (MOTOROLA INC) 4 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, PQFP132 PDF資料下載
參數(shù)資料
| 型號： | MC68302FC16CR2 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 4 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, PQFP132 |
| 封裝： | 0.950 X 0.950 INCH, 0.025 INCH PITCH, PLASTIC, QFP-132 |
| 文件頁數(shù)： | 68/128頁 |
| 文件大?。?/td> | 641K |
| 代理商： | MC68302FC16CR2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁當前第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁
ETHERNET Controller
MOTOROLA
MC68EN302 REFERENCE MANUAL
4-5
of space to be available in the transmit FIFO prior to beginning a DMA burst into the
MC68EN302 transmit FIFO. WMRK is typically set to 16.
WMRK1–WMRK0, when used in conjunction with BLIM2–BLIM0, allows the system
designer to configure the MC68EN302 device for expected bus latency.
BLIM2–BLIM0—Burst Limit. (R/W)
BLIM2–BLIM0 controls the maximum length of a DMA burst in accesses from the bus
interface unit. BLIM is typically set to 8 for 16 bit systems.
000 = 1 Access
001 = 2 Accesses
010 = 4 Accesses
011 = 8 Accesses
100 = 16 Accesses
101 = 32 Accesses
110 = 64 Accesses
111 = Unlimited
4.1.3 ETHERNET MAXIMUM RECEIVE BUFFER LENGTH (EMRBLR)
The EMRBLR register determines the maximum size of all receive buffers. Because the
maximum frame is limited to 1518, only bits 10–0 are written by the user. The value written
into the maximum receive buffer length register must account for the receive CRC which is
always written into the last receive buffer. To allow one maximum size frame per buffer,
EMRBLR must be set to 0000010111101110 or larger. The EMRBLR must be evenly
divisible by 2. To ensure this, bit 0 is forced low. Only non-zero values are considered to be
valid, therefore this register should be written after reset, but before Ethernet operation is
enabled. All implemented bits are R/W. This register is cleared upon a hardware reset.
5–11—Reserved.
Should be written to zero by the host processor. These bits are always read as zero.
MRBL—Maximum receive buffer length.
Must be programmed to a non-zero value for operation.
0—Reserved.
Must be written as zero by the host processor. This bit is always read as zero.
15
14
13
12
11
10
9876543210
00000
MAXIMUM RECEIVE BUFFER LENGTH
0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68LC302PU20CT | 4 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, PQFP100 |
| MC68EN302PV25BT | 4 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, PQFP144 |
| MC68302PV33C | 4 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, PQFP144 |
| SPAK302PV16VC | 4 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, PQFP144 |
| SPAK302FC25C | 4 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, PQFP132 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68302FC20 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Multiprotocol Processor User’s Manual |
| MC68302FC20C | 功能描述:IC MPU MULTI-PROTOCOL 132-PQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標準包裝:2 系列:MPC8xx 處理器類型:32-位 MPC8xx PowerQUICC 特點:- 速度:133MHz 電壓:3.3V 安裝類型:表面貼裝 封裝/外殼:357-BBGA 供應商設(shè)備封裝:357-PBGA（25x25） 包裝:托盤 |
| MC68302FC25 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Multiprotocol Processor User’s Manual |
| MC68302FC25C | 功能描述:IC MPU MULTI-PROTOCOL 132-PQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標準包裝:2 系列:MPC8xx 處理器類型:32-位 MPC8xx PowerQUICC 特點:- 速度:133MHz 電壓:3.3V 安裝類型:表面貼裝 封裝/外殼:357-BBGA 供應商設(shè)備封裝:357-PBGA（25x25） 包裝:托盤 |
| MC68302FE16 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復。