
MOTOROLA
MC68030 USER’S MANUAL
xxxv
TABLE OF CONTENTS
 (
Continued
)
Paragraph
Number
11.6.16
11.6.17
11.6.18
11.7
11.7.1
11.7.2
11.8
11.9
Title
Page
Number
Control Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  11-49
Exception-Related Instructions and Operations . . . . . . . . . . . . . . .  11-50
Save and Restore Operations. . . . . . . . . . . . . . . . . . . . . . . . . . . . .  11-51
Address Translation Tree Search Timing. . . . . . . . . . . . . . . . . . . . . .  11-51
MMU Effective Address Calculation . . . . . . . . . . . . . . . . . . . . . . . .  11-58
MMU Instruction Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  11-60
Interrupt Latency  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  11-61
Bus Arbitration Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  11-62
Section 12
Applications Information
Adapting the MC68030 to MC68020 Designs . . . . . . . . . . . . . . . . . .  12-1
Signal Routing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  12-2
Hardware Differences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  12-3
Software Differences. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  12-4
Floating-Point Units . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  12-5
Byte Select Logic for the MC68030 . . . . . . . . . . . . . . . . . . . . . . . . . .  12-9
Memory Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  12-11
Access Time Calculations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  12-14
Burst Mode Cycles  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  12-17
Static RAM Memory Banks  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  12-18
A Two-Clock Synchronous Memory Bank Using SRAMS. . . . . . . .  12-18
A 2-1-1-1 Burst Mode Memory Bank Using SRAMS. . . . . . . . . . . .  12-24
A 3-1-1-1 Burst Mode Memory Bank Using SRAMS. . . . . . . . . . . .  12-27
External Caches. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  12-30
Cache Implementation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  12-32
Instruction-Only External Cache Implementations  . . . . . . . . . . . . .  12-35
Debugging Aids . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  12-35
Status and Refill  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  12-36
Real-Time Instruction Trace  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  12-39
Power and Ground Considerations . . . . . . . . . . . . . . . . . . . . . . . . . .  12-43
Section 13
Electrical Characteristics
Maximum Ratings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  13-1
Thermal Characteristics — PGA Package. . . . . . . . . . . . . . . . . . . . .  13-1
12.1
12.1.1
12.1.2
12.1.3
12.2
12.3
12.4
12.4.1
12.4.2
12.5
12.5.1
12.5.2
12.5.3
12.6
12.6.1
12.6.2
12.7
12.7.1
12.7.2
12.8
13.1
13.2