8- 14
M68020 USER’S MANUAL
MOTOROLA
8.2.2 Fetch Immediate Effective Address
The fetch immediate effective address table indicates the number of clock periods needed
for the processor to fetch the immediate source operand and calculate and fetch the
specified destination operand. The total number of clock cycles is outside the
parentheses; the number of read, prefetch, and write cycles is given inside the
parentheses as (r/p/w). These cycles are included in the total clock cycle number.
Address Mode
Best Case
Cache Case
Worst Case
#<data >.W,Dn
0(0/0/0)
2(0/0/0)
3(0/1/0)
#<data >.L,Dn
1(0/0/0)
4(0/0/0)
5(0/1/0)
#<data >.W,(An)
3(1/0/0)
4(1/0/0)
4(1/1/0)
#<data >.L,(An)
3(1/0/0)
4(1/0/0)
7(1/1/0)
#<data >.W,(An)+
4(1/0/0)
6(1/0/0)
7(1/1/0)
#<data >.L,(An)+
5(1/0/0)
8(1/0/0)
9(1/1/0)
#<data >.W,–(An)
3(1/0/0)
5(1/0/0)
6(1/1/0)
#<data >.L,–(An)
4(1/0/0)
7(1/0/0)
8(1/1/0)
#<data >.W,(bd,An)
3(1/0/0)
5(1/0/0)
7(1/1/0)
#<data >.L,(bd,An)
4(1/0/0)
7(1/0/0)
10(1/2/0)
#<data >.W,xxx.W
3(1/0/0)
5(1/0/0)
7(1/1/0)
#<data >.L,xxx.W
4(1/0/0)
7(1/0/0)
10(1/2/0)
#<data >.W,xxx.L
3(1/0/0)
6(1/0/0)
10(1/2/0)
#<data >.L,xxx.L
4(1/0/0)
8(1/0/0)
12(1/2/0)
#<data >.W,#<data >.B,W
0(0/0/0)
4(0/0/0)
6(0/2/0)
#<data >.L,#<data>.B,W
1(0/0/0)
6(0/0/0)
8(0/2/0)
#<data >.W,#<data >.L
0(0/0/0)
6(0/0/0)
8(0/2/0)
#<data >.L,#( data>.L
1(0/0/0)
8(0/0/0)
10(0/2/0)
#<data >.W,(d8,An,Xn) or (d8,PC,Xn)
4(1/0/0)
9(1/0/0)
11(1/2/0)
#<data >.L,(d8,An,Xn) or (d8,PC,Xn)
5(1/0/0)
11(1/0/0)
13(1/2/0)
#<data >.W,(d16,An,Xn) or (d16,PC,Xn)
4(1/0/0)
9(1/0/0)
12(1/2/0)
#<data >.L,(d16,An,Xn) or (d16,PC,Xn)
5(1/0/0)
11(1/0/0)
15(1/2/0)
#<data >.W,(B)
4(1/0/0)
9(1/0/0)
12(1/1/0)
#<data >.L,(B)
5(1/0/0)
11(1/0/0)
14(1/2/0)
#<data >.W,(bd,PC)
10(1/0/0)
15(1/0/0)
19(1/3/0)
#<data >.L,(bd,PC)
11(1/0/0)
17(1/0/0)
21(1/3/0)
#<data >.W,(d16,B)
6(1/0/0)
11(1/0/0)
15(1/2/0)
#<data >.L,(d16,B)
7(1/0/0)
13(1/0/0)
17(1/2/0)
#<data >.W,(d32,B)
10(1/0/0)
15(1/0/0)
19(1/3/0)
#<data >.L,(d32,B)
11(1/0/0)
17(1/0/0)
21(1/3/0)
#<data >.W,([B],I)
9(2/0/0)
14(2/0/0)
16(2/2/0)
#<data >.L,([B],I)
10(2/0/0)
16(2/0/0)
18(2/2/0)
#<data >.W,([B],I,d 16)
11(2/0/0)
16(2/0/0)
19(2/2/0)
#<data >.L,([B],I,d16)
12(2/0/0)
18(2/0/0)
21(2/2/0)
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.