參數(shù)資料
型號(hào): MC68020EH25E
廠商: Freescale Semiconductor
文件頁數(shù): 10/306頁
文件大?。?/td> 0K
描述: IC MPU 32BIT 33MHZ 132-PQFP
標(biāo)準(zhǔn)包裝: 36
系列: M680x0
處理器類型: M680x0 32-位
速度: 25MHz
電壓: 5V
安裝類型: 表面貼裝
封裝/外殼: 132-BQFP 緩沖式
供應(yīng)商設(shè)備封裝: 132-PQFP(24.13x24.13)
包裝: 托盤
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當(dāng)前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁
5- 60
M68020 USER’S MANUAL
MOTOROLA
5.5.3 Halt Operation
When HALT is asserted and BERR is not asserted, the MC68020/EC020 halts external
bus activity at the next bus cycle boundary. HALT by itself does not terminate a bus cycle.
Negating and reasserting HALT in accordance with the correct timing requirements
provides a single-step (bus cycle to bus cycle) operation. The HALT signal affects external
bus cycles only; thus, a program that resides in the instruction cache and does not require
use of the external bus may continue executing unaffected by HALT.
The single-cycle mode allows the user to proceed through (and debug) external processor
operations, one bus cycle at a time. Figure 5-41 shows the timing requirements for a
single-cycle operation. Since the occurrence of a bus error while HALT is asserted causes
a retry operation, the user must anticipate retry cycles while debugging in the single-cycle
mode. The single-step operation and the software trace capability allow the system
debugger to trace single bus cycles, single instructions, or changes in program flow.
These processor capabilities, along with a software debugging package, give complete
debugging flexibility.
When the processor completes a bus cycle with the HALT signal asserted, the data bus is
placed in the high-impedance state, and the bus control signals (AS, DS, and, for the
MC68020 only, ECS and OCS) are negated (not placed in the high-impedance state);
A31–A0 for the MC68020 or A23–A0 for the MC68EC020, FC2–FC0, SIZ1, SIZ0, and
R/W remain in the same state. The halt operation has no effect on bus arbitration (refer to
5.7 Bus Arbitration). When bus arbitration occurs while the MC68020/EC020 is halted,
the address and control signals (A31–A0, FC2–FC0, SIZ1, SIZ0, R/ W, AS, DS, and, for
the MC68020 only, ECS and OCS) are also placed in the high-impedance state. Once bus
mastership is returned to the MC68020/EC020, if HALT is still asserted, A31–A0 for the
MC68020 or A23–A0 for the MC68EC020, FC2–FC0, SIZ1, SIZ0, and R/W are again
driven to their previous states. The MC68020/EC020 does not service interrupt requests
while it is halted (although the MC68020 may assert the IPEND signal as appropriate).
5.5.4 Double Bus Fault
When a bus error or an address error occurs during the exception processing sequence
for a previous bus error, a previous address error, or a reset exception, a double bus fault
occurs. For example, the processor attempts to stack several words containing
information about the state of the machine while processing a bus error exception. If a bus
error exception occurs during the stacking operation, the second error is considered a
double bus fault. When a double bus fault occurs, the processor halts and asserts HALT.
Only an external reset operation can restart a halted processor. However, bus arbitration
can still occur (refer to 5.7 Bus Arbitration).
A second bus error or address error that occurs after exception processing has completed
(during the execution of the exception handler routine or later) does not cause a double
bus fault. A bus cycle that is retried does not constitute a bus error or contribute to a
double bus fault. The processor continues to retry the same bus cycle as long as the
external hardware requests it.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相關(guān)PDF資料
PDF描述
MC68020EH20E IC MPU 32BIT 33MHZ 132-PQFP
MC68020EH16E IC MPU 32BIT 33MHZ 132-PQFP
MC68020CEH25E IC MPU 32BIT 33MHZ 132-PQFP
MC68020CEH16E IC MPU 32BIT 33MHZ 132-PQFP
ASM22DREF CONN EDGECARD 44POS .156 EYELET
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MC68020EH25E 制造商:Freescale Semiconductor 功能描述:Microprocessor
MC68020EH33E 功能描述:微處理器 - MPU 32-BIT MPU RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:536 MHz 程序存儲(chǔ)器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
MC68020FC16 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:MICROPROCESSORS USERS MANUAL
MC68020FC20 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:The first full 32-bit implementation of the M68000 family of microprocessors from Motorola
MC68020FC25 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:MICROPROCESSORS USERS MANUAL