- 您現(xiàn)在的位置：買賣IC網 > PDF目錄377946 > MBM29LV001TC-55PFTR (FUJITSU LTD) 1M (128K x 8) BIT PDF資料下載
參數(shù)資料
| 型號： | MBM29LV001TC-55PFTR |
| 廠商： | FUJITSU LTD |
| 元件分類： | DRAM |
| 英文描述： | 1M (128K x 8) BIT |
| 中文描述： | 128K X 8 FLASH 3V PROM, 55 ns, PDSO32 |
| 封裝： | PLASTIC, REVERSE, TSOP1-32 |
| 文件頁數(shù)： | 5/49頁 |
| 文件大小： | 421K |
| 代理商： | MBM29LV001TC-55PFTR |
第1頁第2頁第3頁第4頁當前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁
5
MBM29LV001TC
-55/-70
/MBM29LV001BC
-55/-70
I
PRODUCT LINE UP
I
BLOCK DIAGRAM
Part No.
MBM29LV001TC/MBM29LV001BC
Ordering Part No.
V
CC
= 3.3 V
+0.3 V
–0.3 V
-55
—
V
CC
= 3.0 V
+0.6 V
–0.3 V
—
-70
Max. Address Access Time (ns)
55
70
Max. CE Access Time (ns)
55
70
Max. OE Access Time (ns)
25
30
V
SS
V
CC
WE
CE
OE
A
0
to A
16
Erase Voltage
Generator
DQ
0
to DQ
7
State
Control
Command
Register
Program Voltage
Generator
Low V
CC
Detector
Address
Latch
X-Decoder
Y-Decoder
Cell Matrix
Y-Gating
Chip Enable
Output Enable
Logic
Data Latch
Input/Output
Buffers
STB
STB
Timer for
Program/Erase
RESET
相關PDF資料 |
PDF描述 |
|---|---|
| MBM29LV001TC-70 | 1M (128K x 8) BIT |
| MBM29LV001TC-70PD | 1M (128K x 8) BIT |
| MBM29LV001TC-70PFTN | 1M (128K x 8) BIT |
| MBM29LV001TC-70PFTR | 1M (128K x 8) BIT |
| MBM29LV002BC | 0.345A, 2.7-5.5V Single Hi-Side MOSFET, Fault Report, Act-Low Enable 8-SOIC 0 to 85 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MBM29LV001TC-70 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:1M (128K x 8) BIT |
| MBM29LV001TC-70PD | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:1M (128K x 8) BIT |
| MBM29LV001TC-70PFTN | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:1M (128K x 8) BIT |
| MBM29LV001TC-70PFTR | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:1M (128K x 8) BIT |
| MBM29LV002BC | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:2M (256K x 8) BIT |
發(fā)布緊急采購，3分鐘左右您將得到回復。