- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377926 > MB90F489BPFV (FUJITSU LTD) 16-bit Proprietary Microcontroller PDF資料下載
參數(shù)資料
| 型號(hào)： | MB90F489BPFV |
| 廠商： | FUJITSU LTD |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 16-bit Proprietary Microcontroller |
| 中文描述： | 16-BIT, FLASH, 25 MHz, MICROCONTROLLER, PQFP100 |
| 封裝： | 14 X 14 MM, 1.70 MM HEIGHT, 0.50 MM PITCH, PLASTIC, LQFP-100 |
| 文件頁數(shù)： | 100/120頁 |
| 文件大小： | 1241K |
| 代理商： | MB90F489BPFV |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁當(dāng)前第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁
MB90480/485 Series
100
(8) Hold Timing
(V
CC
=
2.7 V to 3.6 V, V
SS
=
0.0 V, T
A
=
40
°
C to
+
85
°
C)
Value
* : t
CP
is internal operating clock cycle time. Refer to “ (1) Clock Timing”.
Note : One or more cycles are required from the time the HRQ pin is read until the HAK signal changes.
(9) UART Timing
(V
CC
=
2.7 V to 3.6 V, V
SS
=
0.0 V, T
A
=
40
°
C to
+
85
°
C)
Value
*1 : C
L
is the load capacitance applied to pins for testing.
*2 : t
CP
is internal operating clock cycle time. Refer to “ (1) Clock Timing”.
Note : The above rating is in CLK synchronous mode.
Parameter
Symbol
Pin name
Conditions
Unit
Remarks
Min
Max
Pin floating
→
HAK
↓
time
HAK
↓→
pin valid time
t
XHAL
HAK
30
t
CP
*
ns
t
HAHV
HAK
t
CP
*
2 t
CP
*
ns
Parameter
Symbol
Pin
name
Conditions
Unit
Remarks
Min
Max
+
80
+
120
150
Serial clock cycle time
t
SCYC
Internal shift clock
mode output pins :
C
L
*
1
=
80 pF
+
1 TTL
8 t
CP
*
2
80
120
100
ns
SCK
↓→
SOT delay time
t
SLOV
ns
ns
f
CP
=
8 MHz
Valid SIN
→
SCK
↑
t
IVSH
ns
200
ns
f
CP
=
8 MHz
SCK
↑→
valid SIN hold time
Serial clock “H” pulse width
t
SHIX
t
CP
*
2
ns
t
SHSL
External shift clock
mode output pins :
C
L
*
1
=
80 pF
+
1 TTL
4 t
CP
*
2
ns
Serial clock “L” pulse width
t
SLSH
4 t
CP
*
2
60
ns
SCK
↓→
SOT delay time
t
SLOV
ns
200
ns
f
CP
=
8 MHz
Valid SIN
→
SCK
↑
t
IVSH
ns
120
ns
f
CP
=
8 MHz
SCK
↑→
valid SIN hold time
t
SHIX
60
ns
120
ns
f
CP
=
8 MHz
HAK
t
XHAL
t
HAHV
2.4 V
0.8 V
2.4 V
2.4 V
0.8 V
0.8 V
Pins
High-Z
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。