- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄180472 > MACH210A-7 (Lattice Semiconductor Corporation) High-Density EE CMOS Programmable Logic PDF資料下載
參數(shù)資料
| 型號： | MACH210A-7 |
| 廠商： | Lattice Semiconductor Corporation |
| 英文描述： | High-Density EE CMOS Programmable Logic |
| 中文描述： | 高密度電子工程CMOS可編程邏輯 |
| 文件頁數(shù)： | 33/47頁 |
| 文件大?。?/td> | 347K |
| 代理商： | MACH210A-7 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁當(dāng)前第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁
39
MACH210-7/10/12/15/20, Q-12/15/20
SWITCHING WAVEFORMS
tWICH
Clock
Input Register Clock Width
(MACH 2 and 4)
VT
tWICL
VT
tARW
VT
tAR
Asynchronous Reset
Input, I/O, or
Feedback
Registered
Output
Clock
tARR
Asynchronous Preset
Registered
Output
Clock
VT
Outputs
Output Disable/Enable
tER
tEA
VOH
- 0.5V
VOL
+ 0.5V
Notes:
1. VT = 1.5 V.
2. Input pulse amplitude 0 V to 3.0 V.
3. Input rise and fall times 2 ns–4 ns typical.
Input, I/O,
or Feedback
VT
Input, I/O, or
Feedback
tAPW
VT
tAP
tAPR
Input
Latch
Gate
Input Latch Gate Width
(MACH 2 and 4)
tWIGL
VT
14128I-18
14128I-19
14128I-20
14128I-21
14128I-22
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MACH215-12JC | High-Density EE CMOS Programmable Logic |
| MACH215-15JC | High-Density EE CMOS Programmable Logic |
| MACH215-12 | High-Density EE CMOS Programmable Logic |
| MACH221SP-12YC | High-Performance EE CMOS Programmable Logic |
| MACH221SP-15YC | SUR ABSORBER 7MM 430V 1250A ZNR |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MACH210A7JC | 制造商:AMD 功能描述:* |
| MACH210A-7JC | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:High-Density EE CMOS Programmable Logic |
| MACH210A-7VC | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MACH210AQ-12 | 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:High-Density EE CMOS Programmable Logic |
| MACH210AQ-12JC | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:High-Density EE CMOS Programmable Logic |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。