- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359121 > M95160-RMN1T (意法半導(dǎo)體) 64/32/16/8 Kbit Serial SPI Bus EEPROM With High Speed Clock PDF資料下載
參數(shù)資料
| 型號(hào)： | M95160-RMN1T |
| 廠商： | 意法半導(dǎo)體 |
| 元件分類： | DRAM |
| 英文描述： | 64/32/16/8 Kbit Serial SPI Bus EEPROM With High Speed Clock |
| 中文描述： | 64/32/16/8千位串行SPI總線的EEPROM高速時(shí)鐘 |
| 文件頁數(shù)： | 20/40頁 |
| 文件大?。?/td> | 648K |
| 代理商： | M95160-RMN1T |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁當(dāng)前第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁
M95160, M95080
20/40
POWER-UP AND DELIVERY STATE
Power-up State
After Power-up, the device is in the following state:
–
Standby Power mode
–
deselected (after Power-up, a falling edge is
required on Chip Select (S) before any
instructions can be started).
–
not in the Hold Condition
–
the Write Enable Latch (WEL) is reset to 0
–
Write In Progress (WIP) is reset to 0
The SRWD, BP1 and BP0 bits of the Status Reg-
ister are unchanged from the previous power-
down (they are non-volatile bits).
Initial Delivery State
The device is delivered with the memory array set
at all 1s (FFh). The Status Register Write Disable
(SRWD) and Block Protect (BP1 and BP0) bits are
initialized to 0.
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。