- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19620 > M5-192/120-7YI/1 (Lattice Semiconductor Corporation)IC CPLD ISP 192MC 120IO 160PQFP PDF資料下載
參數(shù)資料
| 型號： | M5-192/120-7YI/1 |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 17/42頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CPLD ISP 192MC 120IO 160PQFP |
| 標準包裝： | 24 |
| 系列： | MACH® 5 |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時間 tpd(1)： | 7.5ns |
| 電壓電源 - 內(nèi)部： | 4.5 V ~ 5.5 V |
| 宏單元數(shù)： | 192 |
| 輸入/輸出數(shù)： | 120 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 160-BQFP |
| 供應商設備封裝： | 160-PQFP（28x28） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁當前第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁
24
MACH 5 Family
Power Delays:
tPL1
Power level 1 delay (Note 2)
4.0
(5.0)
4.0
(5.0)
4.0
(5.0)
4.0
(5.0)
4.0
(5.0)
4.0
(5.0)
ns
tPL2
Power level 2 delay (Note 2)
6.0
(9.0)
6.0
(9.0)
6.0
(9.0)
6.0
(9.0)
6.0
(9.0)
6.0
(9.0)
ns
tPL3
Power level 3 delay (Note 2)
9.0
(17.5)
9.0
(17.5)
9.0
(17.5)
9.0
(17.5)
9.0
(17.5)
9.0
(17.5)
ns
Additional Cluster Delay:
tPT
Product term cluster delay
0.3
ns
Interconnect Delays:
tBLK
Block interconnect delay
1.5
2.0
ns
tSEG
Segment interconnect delay
4.5
5.0
6.0
ns
Reset and Preset Delays:
tSRi
Asynchronous reset or preset to internal
register output
6.0
8.0
10.0
12.0
14.0
16.0
ns
tSR
Asynchronous reset or preset to register
output
8.0
10.0
12.0
14.0
16.0
18.0
ns
tSRR
Reset and set register recovery time
5.5
7.5
8.0
9.0
10.0
11.0
ns
tSRW
Asynchronous reset or preset width
3.0
4.0
5.0
6.0
7.0
8.0
ns
Clock Enable Delays:
tCES
Clock enable setup time
4.0
5.0
6.0
7.0
8.0
ns
tCEH
Clock enable hold time
3.0
4.0
5.0
6.0
7.0
ns
Width:
tWLS
Global clock width low (Note 3)
2.5
3.0
4.0
5.0
6.0
ns
tWHS
Global clock width high (Note 3)
2.5
3.0
4.0
5.0
6.0
ns
tWLA
Product term clock width low
3.0
4.0
5.0
6.0
7.0
8.0
ns
tWHA
Product term clock width high
3.0
4.0
5.0
6.0
7.0
8.0
ns
tGWA
Gate width low (for low transparent) or
high (for high transparent)
3.0
4.0
5.0
6.0
7.0
8.0
ns
tWIR
Input register clock width low or high
3.0
4.0
5.0
6.0
7.0
8.0
ns
M5(LV) TIMING PARAMETERS OVER OPERATING RANGES1 (CONTINUED)
-5
-6
-7
-10
-12
-15
-20
Unit
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
Select
devices
have
been
discontinued.
See
Ordering
Information
section
for
product
status.
相關PDF資料 |
PDF描述 |
|---|---|
| TAP336K006SRW | CAP TANT 33UF 6.3V 10% RADIAL |
| 180-044-103L011 | CONN DB44 MALE HD SLD CUP NICKEL |
| TAP226K006CCS | CAP TANT 22UF 6.3V 10% RADIAL |
| HSM28DSAN | CONN EDGECARD 56POS R/A .156 SLD |
| M5-192/120-5YC/1 | IC CPLD ISP 192MC 120IO 160PQFP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| M51923 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:DUAL COMPARATOR |
| M51923FP | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:DUAL COMPARATOR |
| M51923P | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:DUAL COMPARATOR |
| M51924FP | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:QUAD COMPARATOR |
| M51924P | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:QUAD COMPARATOR |
發(fā)布緊急采購，3分鐘左右您將得到回復。