參數(shù)資料
型號： M4-128/64-18YI
廠商： LATTICE SEMICONDUCTOR CORP
元件分類： PLD
英文描述： High Performance E 2 CMOS In-System Programmable Logic
中文描述： EE PLD, 18 ns, PQFP100
封裝： PLASTIC, QFP-100
文件頁數(shù)： 26/46頁
文件大?。?/td> 754K
代理商： M4-128/64-18YI
32
MACH 4 Family
MACH 4 TIMING PARAMETERS OVER OPERATING RANGES1
-7
-10
-12
-14
-15
-18
Unit
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
Combinatorial Delay:
tPDi
Internal combinatorial propagation delay
5.5
8.0
10.0
12.0
13.0
16.0
ns
tPD
Combinatorial propagation delay
7.5
10.0
12.0
14.0
15.0
18.0
ns
Registered Delays:
tSS
Synchronous clock setup time, D-type register
5.5
6.0
7.0
10.0
12.0
ns
tSST
Synchronous clock setup time, T-type register
6.5
7.0
8.0
11.0
13.0
ns
tSA
Asynchronous clock setup time, D-type register
3.5
4.0
5.0
8.0
10.0
ns
tSAT
Asynchronous clock setup time, T-type register
4.5
5.0
6.0
9.0
11.0
ns
tHS
Synchronous clock hold time
0.0
ns
tHA
Asynchronous clock hold time
3.5
4.0
5.0
8.0
10.0
ns
tCOSi
Synchronous clock to internal output
3.5
4.5
6.0
8.0
10.0
ns
tCOS
Synchronous clock to output
5.5
6.5
8.0
10.0
12.0
ns
tCOAi
Asynchronous clock to internal output
7.5
10.0
12.0
16.0
18.0
ns
tCOA
Asynchronous clock to output
9.5
12.0
14.0
18.0
20.0
ns
Latched Delays:
tSSL
Synchronous Latch setup time
6.0
7.0
8.0
10.0
12.0
ns
tSAL
Asynchronous Latch setup time
4.0
5.0
8.0
10.0
ns
tHSL
Synchronous Latch hold time
0.0
ns
tHAL
Asynchronous Latch hold time
4.0
5.0
8.0
10.0
ns
tPDLi
Transparent latch to internal output
8.0
10.0
12.0
15.0
18.0
ns
tPDL
Propagation delay through transparent latch to output
10.0
12.0
14.0
17.0
20.0
ns
tGOSi
Synchronous Gate to internal output
4.0
5.5
8.0
9.0
10.0
ns
tGOS
Synchronous Gate to output
6.0
7.5
10.0
11.0
12.0
ns
tGOAi
Asynchronous Gate to internal output
9.0
11.0
14.0
17.0
20.0
ns
tGOA
Asynchronous Gate to output
11.0
13.0
16.0
19.0
22.0
ns
Input Register Delays:
tSIRS
Input register setup time
2.0
ns
tHIRS
Input register hold time
3.0
4.0
ns
tICOSi
Input register clock to internal feedback
3.5
4.5
6.0
ns
Input Latch Delays:
tSIL
Input latch setup time
2.0
ns
tHIL
Input latch hold time
3.0
4.0
ns
tIGOSi
Input latch gate to internal feedback
4.0
5.0
6.0
ns
tPDILi
Transparent input latch to internal feedback
2.0
ns
Input Register Delays with ZHT Option:
tSIRZ
Input register setup time - ZHT
6.0
ns
tHIRZ
Input register hold time - ZHT
0.0
ns
相關(guān)PDF資料
PDF描述
M4-128/64-7VC High Performance E 2 CMOS In-System Programmable Logic
M4-128/64-7YC High Performance E 2 CMOS In-System Programmable Logic
M4-128N/64-10JC High Performance E 2 CMOS In-System Programmable Logic
M4-128N/64-10JI High Performance E 2 CMOS In-System Programmable Logic
M4-128N/64-12JC High Performance E 2 CMOS In-System Programmable Logic
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
M4-128N/64-10JC 功能描述:CPLD - 復雜可編程邏輯器件 Use ispMACH 4000V or M4A5 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
M4-128N/64-10JI 功能描述:CPLD - 復雜可編程邏輯器件 Use ispMACH 4000V or M4A5 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
M4-128N/64-12JC 功能描述:CPLD - 復雜可編程邏輯器件 Use ispMACH 4000V or M4A5 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
M4-128N/64-12JI 功能描述:CPLD - 復雜可編程邏輯器件 Use ispMACH 4000V or M4A5 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
M4-128N/64-14JI 功能描述:CPLD - 復雜可編程邏輯器件 Use ispMACH 4000V or M4A5 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*