国产v亚洲v天堂宗合,国内揄拍国产精品人妻门事件

您好，
買賣IC網(wǎng)歡迎您。
請登錄
免費(fèi)注冊

您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383298 > M393T5160CZA-CF7 (SAMSUNG SEMICONDUCTOR CO. LTD.) DDR2 Registered SDRAM MODULE PDF資料下載

參數(shù)資料

型號：	M393T5160CZA-CF7
廠商：	SAMSUNG SEMICONDUCTOR CO. LTD.
英文描述：	DDR2 Registered SDRAM MODULE
中文描述：	注冊的DDR2 SDRAM內(nèi)存模塊
文件頁數(shù)：	9/26頁
文件大小：	618K
代理商：	M393T5160CZA-CF7

Rev. 1.4 November 2007

RDIMM

DDR2 SDRAM

9 of 26

(populated as 2 rank of x4 DDR2 SDRAMs)

7.3 4GB, 512MBx72 Module - M393T5160CZ3/M393T5160CZA

A0

Serial PD

A1

A2

SA0 SA1 SA2

SCL

SDA

V

SS

D0 - D35

V

DD

/V

DDQ

D0 - D35

D0 - D35

VREF

V

DDSPD

Serial PD

WP

P

L

L

OE

CK0

CK0

RESET

PCK0-PCK6, PCK8, PCK9 -> CK : DDR2 SDRAMs D0-D35

PCK0-PCK6, PCK8, PCK9 -> CK : DDR2 SDRAMs D0-D35

PCK7 -> CK : Register

PCK7 -> CK : Register

1:2

R

E

G

I

S

T

E

R

RST

S1*

BA0-BA1

A0-A13

RAS

CAS

WE

CKE0

CKE1

ODT0

ODT1

RESET**

PCK7**

PCK7**

RS1-> CS : DDR2 SDRAMs D18-D35

RBA0-RBA1 -> BA0-BA1 : DDR2 SDRAMs D0-D35

RA0-RA13 -> A0-A13 : DDR2 SDRAMs D0-D35

RRAS -> RAS : DDR2 SDRAMs D0-D35

RCAS -> CAS : DDR2 SDRAMs D0-D35

RWE -> WE : DDR2 SDRAMs D0-D35

RCKE0 -> CKE : DDR2 SDRAMs D0-D17

RCKE1 -> CKE : DDR2 SDRAMs D18-D35

RODT0 -> ODT0 : DDR2 SDRAMs D0-D17

RODT1 -> ODT1 : DDR2 SDRAMs D18-D35

S0*

RSO-> CS : DDR2 SDRAMs D0-D17

VSS

RS1

RS0

DQS0

DQS0

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

DQ0

DQ1

DQ2

DQ3

D0

DM0/DQS9

NC/DQS9

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

DQ4

DQ5

DQ6

DQ7

D9

DQS1

DQS1

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

DQ8

DQ9

DQ10

DQ11

D1

DM1/DQS10

NC/DQS10

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

DQ12

DQ13

DQ14

DQ15

D10

DQS2

DQS2

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

DQ16

DQ17

DQ18

DQ19

D2

DM2/DQS11

NC/DQS11

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

DQ20

DQ21

DQ22

DQ23

D11

DQS3

DQS3

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

DQ24

DQ25

DQ26

DQ27

D3

DM3/DQS12

NC/DQS12

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

DQ28

DQ29

DQ30

DQ31

D12

DQS5

DQS5

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

DQ40

DQ41

DQ42

DQ43

D5

DM5/DQS14

NC/DQS14

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

DQ44

DQ45

DQ46

DQ47

D14

DQS4

DQS4

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

DQ32

DQ33

DQ34

DQ35

D4

DM4/DQS13

NC/DQS13

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

DQ36

DQ37

DQ38

DQ39

D13

DQS6

DQS6

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

DQ48

DQ49

DQ50

DQ51

D6

DM6/DQS15

NC/DQS15

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

DQ52

DQ53

DQ54

DQ55

D15

DQS8

DQS8

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

CB0

CB1

CB2

CB3

D8

DM8/DQS17

NC/DQS17

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

CB4

CB5

CB6

CB7

D17

DQS7

DQS7

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

DQ56

DQ57

DQ58

DQ59

D7

DM7DQS16

NC/DQS16

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

DQ60

DQ61

DQ62

DQ63

D16

DM/

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

D18

DM/

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

D19

DM/

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

D20

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

D21

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

D23

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

D22

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

D24

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

D26

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

D25

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

D27

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

D28

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

D29

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

D30

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

D32

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

D31

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

D33

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

D35

DM

I/O 0

I/O 1

I/O 2

I/O 3

CS

DQS DQS

D34

* S0 connects to DCS and S1 connects to CSR on a pair of Registers,

S1 connects to DCS and S0 connects to CSR on another pair of Registers.

** RESET, PCK7 and PCK7 connects to all Registers.

Other signals connect to one pair of four Registers.

Signals for Address and Command Parity Function (M393T5160CZA)

V

SS

V

DD

PAR_IN

C0

C1

PAR_IN

PPO

QERR

Register A

100K ohms

The resistors on Par_In, A13, A14, A15, BA2 and the

signal line of Err_Out refer to the section: "Register

Options for Unused Address inputs"

V

DD

V

DD

C0

C1

PAR_IN

PPO

QERR

Err_Out

Register B

相關(guān)PDF資料	PDF描述
M393T5660CZ3-CD5	DDR2 Registered SDRAM MODULE
M393T5660CZA-CF7	DDR2 Registered SDRAM MODULE
M393T5663CZ3	DDR2 Registered SDRAM MODULE
M393T5663CZ3-CD5	DDR2 Registered SDRAM MODULE
M393T5663CZA-CF7	DDR2 Registered SDRAM MODULE

相關(guān)代理商/技術(shù)參數(shù)	參數(shù)描述
M393T5160FB3	制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR2 SDRAM Memory
M393T5160QZ3	制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR2 SDRAM Memory
M393T5160QZHA	制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR2 SDRAM Memory
M393T5166AZ3-CCC00	制造商:Samsung Semiconductor 功能描述:2GB DDR SDRAM MODUL X72 BOC(LF) - Trays
M393T5166AZ3-CD5S2	制造商:Samsung Semiconductor 功能描述:2GB DDR SDRAM MODUL X72 BOC(LF) - Trays

發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

*型號	*數(shù)量	廠商	批號	封裝

添加更多采購

我的聯(lián)系方式

*

*

*