- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45049 > M38K07M4L-XXXHP 8-BIT, MROM, 12 MHz, MICROCONTROLLER, PQFP64 PDF資料下載
參數(shù)資料
| 型號(hào)： | M38K07M4L-XXXHP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, MROM, 12 MHz, MICROCONTROLLER, PQFP64 |
| 封裝： | 10 X 10 MM, 0.50 MM PITCH, PLASTIC, LQFP-64 |
| 文件頁(yè)數(shù)： | 24/335頁(yè) |
| 文件大小： | 2273K |
| 代理商： | M38K07M4L-XXXHP |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)當(dāng)前第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)第263頁(yè)第264頁(yè)第265頁(yè)第266頁(yè)第267頁(yè)第268頁(yè)第269頁(yè)第270頁(yè)第271頁(yè)第272頁(yè)第273頁(yè)第274頁(yè)第275頁(yè)第276頁(yè)第277頁(yè)第278頁(yè)第279頁(yè)第280頁(yè)第281頁(yè)第282頁(yè)第283頁(yè)第284頁(yè)第285頁(yè)第286頁(yè)第287頁(yè)第288頁(yè)第289頁(yè)第290頁(yè)第291頁(yè)第292頁(yè)第293頁(yè)第294頁(yè)第295頁(yè)第296頁(yè)第297頁(yè)第298頁(yè)第299頁(yè)第300頁(yè)第301頁(yè)第302頁(yè)第303頁(yè)第304頁(yè)第305頁(yè)第306頁(yè)第307頁(yè)第308頁(yè)第309頁(yè)第310頁(yè)第311頁(yè)第312頁(yè)第313頁(yè)第314頁(yè)第315頁(yè)第316頁(yè)第317頁(yè)第318頁(yè)第319頁(yè)第320頁(yè)第321頁(yè)第322頁(yè)第323頁(yè)第324頁(yè)第325頁(yè)第326頁(yè)第327頁(yè)第328頁(yè)第329頁(yè)第330頁(yè)第331頁(yè)第332頁(yè)第333頁(yè)第334頁(yè)第335頁(yè)
vii
38K0 Group User’s Manual
List of figures
CHAPTER 2 APPLICATION
Fig. 2.1.1 Memory map of registers related to I/O port ........................................................... 2-2
Fig. 2.1.2 Structure of Port Pi (i = 0 to 6) ................................................................................. 2-3
Fig. 2.1.3 Structure of Port Pi direction register (i = 0 to 6) .................................................. 2-3
Fig. 2.1.4 Structure of Port P0 pull-up control register ............................................................ 2-4
Fig. 2.1.5 Structure of Port P5 pull-up control register ............................................................ 2-4
Fig. 2.2.1 Memory map of registers related to interrupt .......................................................... 2-8
Fig. 2.2.2 Structure of Interrupt request register 1 ................................................................... 2-8
Fig. 2.2.3 Structure of Interrupt request register 2 ................................................................... 2-9
Fig. 2.2.4 Structure of Interrupt control register 1 .................................................................... 2-9
Fig. 2.2.5 Structure of Interrupt control register 2 .................................................................. 2-10
Fig. 2.2.6 Structure of Interrupt edge selection register ........................................................ 2-10
Fig. 2.2.7 Interrupt operation diagram ....................................................................................... 2-12
Fig. 2.2.8 Changes of stack pointer and program counter upon acceptance of interrupt request
..................................................................................................................................... 2-13
Fig. 2.2.9 Time up to execution of interrupt processing routine ........................................... 2-14
Fig. 2.2.10 Timing chart after acceptance of interrupt request ........................................... 2-14
Fig. 2.2.11 Interrupt control diagram ......................................................................................... 2-15
Fig. 2.2.12 Example of multiple interrupts ................................................................................ 2-17
Fig. 2.2.13 Connection example and port P0 block diagram when using key input interrupt .
................................................................................................................................... 2-19
Fig. 2.2.14 Registers setting related to key input interrupt (corresponding to Figure 2.2.13) .
................................................................................................................................... 2-20
Fig. 2.2.15 Sequence of changing relevant register ............................................................... 2-21
Fig. 2.2.16 Sequence of check of interrupt request bit .......................................................... 2-22
Fig. 2.3.1 Memory map of registers related to timers ............................................................ 2-23
Fig. 2.3.2 Structure of Prescaler 12, Prescaler X ................................................................... 2-23
Fig. 2.3.3 Structure of Timer 1 .................................................................................................. 2-24
Fig. 2.3.4 Structure of Timer 2, Timer X .................................................................................. 2-24
Fig. 2.3.5 Structure of Timer X mode register ......................................................................... 2-25
Fig. 2.3.6 Structure of Interrupt request register 1 ................................................................. 2-26
Fig. 2.3.7 Structure of Interrupt request register 2 ................................................................. 2-26
Fig. 2.3.8 Structure of Interrupt control register 1 .................................................................. 2-27
Fig. 2.3.9 Structure of Interrupt control register 2 .................................................................. 2-27
Fig. 2.3.10 Timers connection and setting of division ratios ................................................. 2-29
Fig. 2.3.11 Related registers setting ......................................................................................... 2-29
Fig. 2.3.12 Control procedure ..................................................................................................... 2-30
Fig. 2.3.13 Peripheral circuit example ....................................................................................... 2-31
Fig. 2.3.14 Timers connection and setting of division ratios ................................................. 2-31
Fig. 2.3.15 Related registers setting ......................................................................................... 2-32
Fig. 2.3.16 Control procedure ..................................................................................................... 2-32
Fig. 2.3.17 Judgment method of valid/invalid of input pulses ............................................... 2-33
Fig. 2.3.18 Related registers setting ......................................................................................... 2-34
Fig. 2.3.19 Control procedure ..................................................................................................... 2-35
Fig. 2.3.20 Timers connection and setting of division ratios ................................................. 2-36
Fig. 2.3.21 Related registers setting ......................................................................................... 2-37
Fig. 2.3.22 Control procedure ..................................................................................................... 2-38
Fig. 2.4.1 Memory map of registers related to Serial I/O ...................................................... 2-40
Fig. 2.4.2 Structure of Transmit/Receive buffer register ........................................................ 2-41
Fig. 2.4.3 Structure of Serial I/O status register ..................................................................... 2-41
Fig. 2.4.4 Structure of Serial I/O control register .................................................................... 2-42
Fig. 2.4.5 Structure of UART control register .......................................................................... 2-42
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M38K09F8HP | 8-BIT, FLASH, 12 MHz, MICROCONTROLLER, PQFP64 |
| M38K07M4-XXXHP | 8-BIT, MROM, 12 MHz, MICROCONTROLLER, PQFP64 |
| M38K09F8FP | 8-BIT, FLASH, 12 MHz, MICROCONTROLLER, PQFP64 |
| M38K29F8LFP | 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PQFP64 |
| M38K29F8LHP | 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PQFP64 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M38K09F8LFP | 功能描述:IC 740 MCU FLASH 32K 64LQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:740/38000 產(chǎn)品培訓(xùn)模塊:MCU Product Line Introduction XMEGA Introduction AVR XMEGA USB Connectivity 標(biāo)準(zhǔn)包裝:90 系列:AVR® XMEGA 核心處理器:AVR 芯體尺寸:8/16-位 速度:32MHz 連通性:I²C，IrDA，SPI，UART/USART 外圍設(shè)備:欠壓檢測(cè)/復(fù)位，DMA，POR，PWM，WDT 輸入/輸出數(shù):50 程序存儲(chǔ)器容量:192KB（96K x 16） 程序存儲(chǔ)器類型:閃存 EEPROM 大小:4K x 8 RAM 容量:16K x 8 電壓 - 電源 (Vcc/Vdd):1.6 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 16x12b; D/A 2x12b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:64-TQFP 包裝:托盤 配用:ATSTK600-RC14-ND - STK600 SOCKET/ADAPTER 64TQFPATSTK600-TQFP64-ND - STK600 SOCKET/ADAPTER 64-TQFPATAVRONEKIT-ND - KIT AVR/AVR32 DEBUGGER/PROGRMMRATAVRISP2-ND - PROGRAMMER AVR IN SYSTEM |
| M38K09F8LFP#U0 | 制造商:Renesas Electronics Corporation 功能描述:MCU 8-bit 740 CISC 32KB Flash 5V 64-Pin LQFP Tray 制造商:Renesas Electronics Corporation 功能描述:MCU 3/5V 32K 64-LQFP LEAD FREE - Trays |
| M38K09F8LHP | 制造商:Renesas Electronics Corporation 功能描述:MCU 8BIT 740 CISC 32KB FLASH 5V 64LQFP - Trays 制造商:Renesas Electronics Corporation 功能描述:IC,microcomputer,USB,LQFP64,12 |
| M38K09F8LHP#U0 | 功能描述:MCU 3/5V 32K PB-FREE AH570264-LQ RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:740/38000 產(chǎn)品培訓(xùn)模塊:CAN Basics Part-1 CAN Basics Part-2 Electromagnetic Noise Reduction Techniques Part 1 M16C Product Overview Part 1 M16C Product Overview Part 2 標(biāo)準(zhǔn)包裝:1 系列:M16C™ M32C/80/87 核心處理器:M32C/80 芯體尺寸:16/32-位 速度:32MHz 連通性:EBI/EMI，I²C，IEBus，IrDA，SIO，UART/USART 外圍設(shè)備:DMA，POR，PWM，WDT 輸入/輸出數(shù):121 程序存儲(chǔ)器容量:384KB（384K x 8） 程序存儲(chǔ)器類型:閃存 EEPROM 大小:- RAM 容量:24K x 8 電壓 - 電源 (Vcc/Vdd):3 V ~ 5.5 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 34x10b，D/A 2x8b 振蕩器型:內(nèi)部 工作溫度:-20°C ~ 85°C 封裝/外殼:144-LQFP 包裝:托盤 產(chǎn)品目錄頁(yè)面:749 (CN2011-ZH PDF) 配用:R0K330879S001BE-ND - KIT DEV RSK M32C/87 |
| M38K09RFS | 功能描述:EMULATOR MCU FOR 38K0 GROUP RoHS:否 類別:編程器，開(kāi)發(fā)系統(tǒng) >> 內(nèi)電路編程器、仿真器以及調(diào)試器 系列:- 產(chǎn)品變化通告:Development Systems Discontinuation 19/Jul/2010 標(biāo)準(zhǔn)包裝:1 系列:* 類型:* 適用于相關(guān)產(chǎn)品:* 所含物品:* |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。