- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄67763 > M38503M4-XXXSP 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PDIP42 PDF資料下載
參數(shù)資料
| 型號(hào)： | M38503M4-XXXSP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PDIP42 |
| 封裝： | 0.600 INCH, 1.78 MM PITCH, SHRINK, PLASTIC, DIP-42 |
| 文件頁數(shù)： | 13/285頁 |
| 文件大?。?/td> | 2992K |
| 代理商： | M38503M4-XXXSP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁當(dāng)前第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁
v
3850 Group (Spec. H) User’s Manual
List of figures
Fig. 46 CPU rewrite mode set/reset flowchart ......................................................................... 1-42
Fig. 47 Program flowchart ........................................................................................................... 1-44
Fig. 48 Erase flowchart ............................................................................................................... 1-44
Fig. 49 Full status check flowchart and remedial procedure for errors ............................... 1-46
Fig. 50 ROM code protect control address .............................................................................. 1-47
Fig. 51 ID code store addresses ............................................................................................... 1-48
Fig. 52 Pin connection diagram in parallel I/O mode ............................................................. 1-51
Fig. 53 Page program flowchart ................................................................................................. 1-53
Fig. 54 Block erase flowchart ..................................................................................................... 1-53
Fig. 55 Full status check flowchart and remedial procedure for errors ............................... 1-55
Fig. 56 Connection for serial I/O mode .................................................................................... 1-58
Fig. 57 Timing for page read ..................................................................................................... 1-60
Fig. 58 Timing for reading the status register ......................................................................... 1-60
Fig. 59 Timing for clearing the status register ........................................................................ 1-60
Fig. 60 Timing for the page program ........................................................................................ 1-61
Fig. 61 Timing for erasing all blocks ........................................................................................ 1-61
Fig. 62 Timing for download ....................................................................................................... 1-62
Fig. 63 Timing for version information output .......................................................................... 1-62
Fig. 64 Timing for the ID check ................................................................................................. 1-63
Fig. 65 ID code storage addresses ........................................................................................... 1-63
Fig. 66 Full status check flowchart and remedial procedure for errors ............................... 1-65
Fig. 67 Example circuit application for the standard serial I/O mode .................................. 1-65
Fig. 68 Vcc power up/power down timing ................................................................................ 1-69
Fig. 69 AC wave for read operation .......................................................................................... 1-70
Fig. 70 AC electrical characteristics test condition for read operation ................................ 1-70
Fig. 71 AC wave for program operation (WE control) ............................................................ 1-71
Fig. 72 AC wave for program operation (CE control) ............................................................. 1-71
Fig. 73 AC wave for erase operation (WE control) ................................................................ 1-72
Fig. 74 AC wave for erase operation (CE control) ................................................................. 1-72
Fig. 75 Programming and testing of One Time PROM version ............................................ 1-74
Fig. 76 A-D conversion equivalent circuit ................................................................................. 1-76
Fig. 77 A-D conversion timing chart .......................................................................................... 1-76
CHAPTER 2 APPLICATION
Fig. 2.1.1 Memory map of I/O port relevant registers .............................................................. 2-2
Fig. 2.1.2 Structure of Port Pi (i = 0, 1, 2, 3, 4) ...................................................................... 2-2
Fig. 2.1.3 Structure of Port Pi direction register (i = 0, 1, 2, 3, 4) ....................................... 2-3
Fig. 2.2.1 Memory map of registers relevant to interrupt ........................................................ 2-6
Fig. 2.2.2 Structure of Interrupt edge selection register .......................................................... 2-7
Fig. 2.2.3 Structure of Interrupt request register 1 ................................................................... 2-8
Fig. 2.2.4 Structure of Interrupt request register 2 ................................................................... 2-8
Fig. 2.2.5 Structure of Interrupt control register 1 .................................................................... 2-9
Fig. 2.2.6 Structure of Interrupt control register 2 .................................................................... 2-9
Fig. 2.2.7 Interrupt operation diagram ....................................................................................... 2-11
Fig. 2.2.8 Changes of stack pointer and program counter upon acceptance of interrupt request
........................................................................................................................................................ 2-12
Fig. 2.2.9 Time up to execution of interrupt processing routine ........................................... 2-13
Fig. 2.2.10 Timing chart after acceptance of interrupt request ............................................. 2-13
Fig. 2.2.11 Interrupt control diagram ......................................................................................... 2-14
Fig. 2.2.12 Example of multiple interrupts ................................................................................ 2-16
Fig. 2.2.13 Sequence of changing relevant register ............................................................... 2-18
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M38510/00101BCA | TTL/H/L SERIES, 8-INPUT NAND GATE, CDIP14 |
| M38510/00301BDX | TTL/H/L SERIES, DUAL 4-INPUT NAND GATE, CDFP14 |
| M38510/00107BCX | TTL/H/L SERIES, QUAD 2-INPUT NAND GATE, CDIP14 |
| SNJ54S132J-00 | S SERIES, QUAD 2-INPUT NAND GATE, CDIP14 |
| SN74S133J-00 | S SERIES, 13-INPUT NAND GATE, CDIP16 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M38504E6FP | 制造商:Renesas Electronics Corporation 功能描述:MCU 3/5V 24K 42-SSOP - Trays |
| M38504E6FP#U0 | 功能描述:MCU 4.0/5.5V 24K PB-FREE 42-SSOP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:740/38000 產(chǎn)品培訓(xùn)模塊:CAN Basics Part-1 CAN Basics Part-2 Electromagnetic Noise Reduction Techniques Part 1 M16C Product Overview Part 1 M16C Product Overview Part 2 標(biāo)準(zhǔn)包裝:1 系列:M16C™ M32C/80/87 核心處理器:M32C/80 芯體尺寸:16/32-位 速度:32MHz 連通性:EBI/EMI，I²C，IEBus，IrDA，SIO，UART/USART 外圍設(shè)備:DMA，POR，PWM，WDT 輸入/輸出數(shù):121 程序存儲(chǔ)器容量:384KB（384K x 8） 程序存儲(chǔ)器類型:閃存 EEPROM 大小:- RAM 容量:24K x 8 電壓 - 電源 (Vcc/Vdd):3 V ~ 5.5 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 34x10b，D/A 2x8b 振蕩器型:內(nèi)部 工作溫度:-20°C ~ 85°C 封裝/外殼:144-LQFP 包裝:托盤 產(chǎn)品目錄頁面:749 (CN2011-ZH PDF) 配用:R0K330879S001BE-ND - KIT DEV RSK M32C/87 |
| M38504M6202F | 制造商:Panasonic Industrial Company 功能描述:SUB ONLY IC |
| M38504M6211F | 制造商:Panasonic Industrial Company 功能描述:IC SUB FOR P-M38504M6202F |
| M38507ARLSS | 功能描述:M-SUPPORT TOOL RoHS:否 類別:編程器，開發(fā)系統(tǒng) >> 配件 系列:- 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program RoHS指令信息:IButton RoHS Compliance Plan 標(biāo)準(zhǔn)包裝:1 系列:- 附件類型:USB 至 1-Wire? RJ11 適配器 適用于相關(guān)產(chǎn)品:1-Wire? 設(shè)備 產(chǎn)品目錄頁面:1429 (CN2011-ZH PDF) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。