• 參數(shù)資料
    型號: M383L6420ETS
    廠商: SAMSUNG SEMICONDUCTOR CO. LTD.
    英文描述: DDR SDRAM Registered Module
    中文描述: DDR SDRAM的注冊模塊
    文件頁數(shù): 8/23頁
    文件大小: 448K
    代理商: M383L6420ETS
    DDR SDRAM
    256MB, 512MB, 1GB Registered DIMM
    Revision 1.4 February, 2004
    1GB, 128M x 72 ECC Module [M383(12)L2828ET1(0)]
    (Populated as 2 bank of x4 DDR SDRAM Module)
    Functional Block Diagram
    RA0 - RA12
    RRAS
    BA0-BAn: SDRAMs D0 - D35
    RAS: SDRAMs D0 - D35
    CKE: SDRAMs D0 - D17
    RCKE0
    RCKE1
    RWE
    CKE: SDRAMs D18 - D35
    WE: SDRAMs D0 - D35
    PCK
    PCK
    RAS
    CAS
    CKE0
    CKE1
    WE
    RBA0 - RBAn
    CS1
    BA0-BAN
    A0-A13
    R
    E
    G
    I
    S
    T
    E
    R
    CS0
    RCS0
    RESET
    PLL
    CK0,CK0
    A0
    Serial PD
    A1
    A2
    SA0
    SA1
    SA2
    SCL
    WP
    SDA
    V
    SS
    D0 - D35
    D0 - D35
    V
    DD
    /V
    DDQ
    D0 - D35
    D0 - D35
    VREF
    V
    DDSPD
    SPD
    Notes:
    1. DQ-to-I/O wiring is shown as recommended but may be changed.
    2. DQ/DQS/DM/CKE/CS relationships must be maintained as shown.
    3. DQ, DQS, DM/DQS resistors: 22 Ohms.
    DQ4
    DQ5
    DQ6
    DQ7
    DQ0
    DQ1
    DQ2
    DQ3
    DQS0
    DQ12
    DQ13
    DQ14
    DQ15
    DQ8
    DQ9
    DQ10
    DQ11
    DM0/DQS9
    DQ20
    DQ21
    DQ22
    DQ23
    DQ16
    DQ17
    DQ18
    DQ19
    DM2/DQS11
    DQ28
    DQ29
    DQ30
    DQ31
    DQ24
    DQ25
    DQ26
    DQ27
    DM3/DQS12
    DQ36
    DQ37
    DQ38
    DQ39
    DQ32
    DQ33
    DQ34
    DQ35
    DM4/DQS13
    DQ44
    DQ45
    DQ46
    DQ47
    DQ40
    DQ41
    DQ42
    DQ43
    DM5/DQS14
    DQ52
    DQ53
    DQ54
    DQ55
    DQ48
    DQ49
    DQ50
    DQ51
    DQ60
    DQ61
    DQ62
    DQ63
    DQ56
    DQ57
    DQ58
    DQ59
    DM7/DQS16
    RS0
    RS1
    DQS4
    DQS1
    DQS5
    DQS2
    DQS3
    DM6/DQS15
    DQS6
    DQS7
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D0
    S
    DM
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D1
    S
    DM
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D2
    S
    DM
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D3
    S
    DM
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D4
    S
    DM
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D5
    S
    DM
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D6
    S
    DM
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D7
    S
    DM
    DQS
    I/O 0
    I/O 1
    I/O 2
    I/O 3
    D9
    S
    DM
    DQS
    I/O 0
    I/O 1
    I/O 2
    I/O 3
    D10
    S
    DM
    DQS
    I/O 0
    I/O 1
    I/O 2
    I/O 3
    D11
    S
    DM
    DQS
    I/O 0
    I/O 1
    I/O 2
    I/O 3
    D12
    S
    DM
    DQS
    I/O 0
    I/O 1
    I/O 2
    I/O 3
    D13
    S
    DM
    DQS
    I/O 0
    I/O 1
    I/O 2
    I/O 3
    D14
    S
    DM
    DQS
    I/O 0
    I/O 1
    I/O 2
    I/O 3
    D15
    S
    DM
    DQS
    I/O 0
    I/O 1
    I/O 2
    I/O 3
    D16
    S
    DM
    DM1/DQS10
    V
    SS
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D18
    S
    DM
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D19
    S
    DM
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D20
    S
    DM
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D21
    S
    DM
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D22
    S
    DM
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D23
    S
    DM
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D24
    S
    DM
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D25
    S
    DM
    DQS
    I/O 0
    I/O 1
    I/O 2
    I/O 3
    D27
    S
    DM
    DQS
    I/O 0
    I/O 1
    I/O 2
    I/O 3
    D28
    S
    DM
    DQS
    I/O 0
    I/O 1
    I/O 2
    I/O 3
    D29
    S
    DM
    DQS
    I/O 0
    I/O 1
    I/O 2
    I/O 3
    D30
    S
    DM
    DQS
    I/O 0
    I/O 1
    I/O 2
    I/O 3
    D31
    S
    DM
    DQS
    I/O 0
    I/O 1
    I/O 2
    I/O 3
    D32
    S
    DM
    DQS
    I/O 0
    I/O 1
    I/O 2
    I/O 3
    D33
    S
    DM
    DQS
    I/O 0
    I/O 1
    I/O 2
    I/O 3
    D34
    S
    DM
    CB0
    CB1
    CB2
    CB3
    DQS8
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D8
    S
    DM
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D26
    S
    DM
    CB4
    CB5
    CB6
    CB7
    DM8/DQS17
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D17
    S
    DM
    DQS
    I/O 3
    I/O 2
    I/O 1
    I/O 0
    D35
    S
    DM
    相關(guān)PDF資料
    PDF描述
    M383L6423ETS DDR SDRAM Registered Module
    M35SP-10 Stepping Motors
    M35SP-9 Stepping Motors
    M35SP-7 Stepping Motors
    M366S0823DTS PC100 Unbuffered DIMM(168pin) SPD Specification(64Mb D-die base)
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    M383L6423ETS 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR SDRAM Registered Module
    M383L6523BTS-A2 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR SDRAM Registered Module
    M383L6523BTS-CAA 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR SDRAM Registered Module
    M3840-BK001 制造商:Alpha Wire 功能描述:
    M3840-BK002 制造商:Alpha Wire 功能描述: