- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45043 > M38199EFFP 8-BIT, OTPROM, MICROCONTROLLER, PQFP100 PDF資料下載
參數(shù)資料
| 型號： | M38199EFFP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, OTPROM, MICROCONTROLLER, PQFP100 |
| 封裝： | 14 X 20 MM, PLASTIC, QFP-100 |
| 文件頁數(shù)： | 196/217頁 |
| 文件大?。?/td> | 2564K |
| 代理商： | M38199EFFP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁當(dāng)前第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
3819 Group USER’S MANUAL
Table of contents
iv
CHAPTER 1. HARDWARE
Fig. 1 Structure of CPU mode register ................................................................................................. 8
Fig. 2 Memory map .................................................................................................................................. 9
Fig. 3 Memory map of special function register (SFR) .................................................................... 10
Fig. 4 Port block diagram (1) ............................................................................................................... 13
Fig. 5 Port block diagram (2) ............................................................................................................... 14
Fig. 6 Port block diagram (3) ............................................................................................................... 15
Fig. 7 Port block diagram (4) ............................................................................................................... 16
Fig. 8 Interrupt control ........................................................................................................................... 18
Fig. 9 Structure of interrupt related registers ..................................................................................... 18
Fig. 10 Timer block diagram ................................................................................................................. 20
Fig. 11 Structure of timer related registers ........................................................................................ 21
Fig. 12 Timing in timer 6 PWM mode ................................................................................................. 22
Fig. 13 Serial I/O block diagram .......................................................................................................... 24
Fig. 14 Structure of serial I/O control registers ................................................................................. 25
Fig. 15 Serial I/O timing in the serial I/O ordinary mode (for LSB first) ....................................... 26
Fig. 16 Structure of serial I/O automatic transfer control register .................................................. 26
Fig. 17 Bit allocation of serial I/O automatic transfer RAM ............................................................. 27
Fig. 18 Serial I/O automatic transfer interval timing ......................................................................... 27
Fig. 19 Serial I/O1 register transfer operation in full duplex mode ................................................ 28
Fig. 20 Timing chart during serial I/O automatic transfer
(internal clock selected, SRDY used) ..................................................................................... 29
Fig. 21 Timing chart during serial I/O automatic transfer
(internal clock selected, SCLK11 and SCLK12 used) .............................................................. 29
Fig. 22 Timing during serial I/O automatic transfer (external clock selected) .............................. 30
Fig. 23 Structure of A-D control register ............................................................................................ 31
Fig. 24 A-D converter block diagram .................................................................................................. 32
Fig. 25 D-A converter block diagram .................................................................................................. 32
Fig. 26 Equivalent connection circuit of D-A converter .................................................................... 32
Fig. 27 FLD control circuit block diagram .......................................................................................... 33
Fig. 28 Structure of FLDC mode register 1 ....................................................................................... 34
Fig. 29 Structure of FLDC mode register 2 ....................................................................................... 34
Fig. 30 Segment/digit setting example ................................................................................................ 35
Fig. 31 FLD automatic display RAM and bit allocation .................................................................... 37
Fig. 32 Example of using the FLD automatic display RAM (1) ....................................................... 38
Fig. 33 Example of using the FLD automatic display RAM (2) (continued) .................................. 39
Fig. 34 FLDC timing ............................................................................................................................... 40
Fig. 35 Block diagram of interrupt interval determination circuit ..................................................... 41
Fig. 36 Structure of interrupt interval determination control register .............................................. 42
Fig. 37 Interrupt interval determination operation example (at rising edge active) ...................... 42
Fig. 38 Interrupt interval determination operation example (at both-sided edge active) ............. 43
Fig. 39 External circuit example for zero cross detection ................................................................ 44
Fig. 40 Structure of zero cross detection control register................................................................ 44
Fig. 41 Block diagram of zero cross detection circuit ...................................................................... 44
Fig. 42 Noise filter circuit diagram ...................................................................................................... 45
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M38198EC-XXXFP | 8-BIT, OTPROM, MICROCONTROLLER, PQFP100 |
| M38199MF-XXXKP | 8-BIT, MROM, MICROCONTROLLER, PQFP100 |
| M38198MC-XXXKP | 8-BIT, MROM, MICROCONTROLLER, PQFP100 |
| M38199MF-XXXFP | 8-BIT, MROM, MICROCONTROLLER, PQFP100 |
| M38203E4-XXXHP | 8-BIT, OTPROM, 8 MHz, MICROCONTROLLER, PQFP80 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M38199MF072F | 制造商:Panasonic Industrial Company 功能描述:IC |
| M38199MF210F | 制造商:Panasonic Industrial Company 功能描述:IC |
| M38199MF217 | 制造商:Panasonic Industrial Company 功能描述:IC |
| M38199MF219F | 制造商:Panasonic Industrial Company 功能描述:IC |
| M38199MF227 | 制造商:Panasonic Industrial Company 功能描述:IC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。