- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370884 > M38025E8D768SS (Mitsubishi Electric Corporation) Dual Rail-To-Rail Low-Voltage Low Power Operational Amplifier 8-SOIC PDF資料下載
參數(shù)資料
| 型號(hào)： | M38025E8D768SS |
| 廠商： | Mitsubishi Electric Corporation |
| 英文描述： | Dual Rail-To-Rail Low-Voltage Low Power Operational Amplifier 8-SOIC |
| 中文描述： | 8位單片機(jī) |
| 文件頁(yè)數(shù)： | 79/207頁(yè) |
| 文件大?。?/td> | 2389K |
| 代理商： | M38025E8D768SS |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)當(dāng)前第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)
2-22
3802 GROUP USER’S MANUAL
APPLICATION
2.2 Timer
Figure 2.2.22 shows a control procedure.
(Address : 23
16
)
(Address : 24
16
)
(Address : 25
16
)
(Address : 3E
16
), bit4
(Address : 3C
16
), bit4
(Address : 3F
16
), bit0
(Address : 3D
16
), bit0
(Address : 23
16
), bit3
All interrupts : Disabled
G
XXXX
1011
2
256–1
256–1
1
0
1
0
0
~
RESET
Initialization
SEI
.
CNTR
0
interrupt processing routine
CLT (
Note 1
)
CLD (
Note 2
)
Push register to stack
RTI
Pop registers
Timer X interrupt processing routine
Processing for error
RTI
Error occurs
G
G
G
G
G
A count value is read out and stored to RAM.
Set the division ratio so that the Timer X
interrupt occurs every 250 ms.
G
G
TM
PREX
TX
ICON1
IREQ1
ICON2
IREQ2
.
TM
.
CLI
X :
This bit is not used in this application.
Set it to “0” or “1.” It’s value can be disregarded.
PREX
(A)
Result of pulse width measurement
low–order 8-bit
(A)
Result of pulse width measurement
high–order 8-bit
PREX (Address : 24
16
)
TX (Address : 25
16
)
Inversion of (A)
TX
256– 1
Inversion of (A)
256 – 1
Push the register used in the interrupt
processing routine into the stack.
Pop registers which is pushed to stack.
Timer X : Pulse width measurement mode
(Count “H” level width of pulse input from CNTR
0
pin.)
Set the division ratio so that the Timer X interrupt occurs
every 250 ms.
G
Timer X interrupt : Enabled
G
Note 1:
When using the Index X mode flag (T).
Note 2:
When using the Decimal mode flag (D).
CNTR
0
interrupt : Enabled
G
G
Timer X count : Operating
Interrupts : Enabled
G
Fig. 2.2.22 Control procedure [Measurement of pulse width]
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。