- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄383295 > M368L1624DTL-C(L)B0 (SAMSUNG SEMICONDUCTOR CO. LTD.) 16Mx64 DDR SDRAM 184pin DIMM based on 16Mx16 PDF資料下載
參數(shù)資料
| 型號(hào)： | M368L1624DTL-C(L)B0 |
| 廠商： | SAMSUNG SEMICONDUCTOR CO. LTD. |
| 英文描述： | 16Mx64 DDR SDRAM 184pin DIMM based on 16Mx16 |
| 中文描述： | 16Mx64 DDR SDRAM的184Pin DIMM插槽基礎(chǔ)上16Mx16顯示 |
| 文件頁(yè)數(shù)： | 5/22頁(yè) |
| 文件大小： | 354K |
| 代理商： | M368L1624DTL-C(L)B0 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)當(dāng)前第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)
DDR SDRAM
Rev. 1.2 May. 2003
128MB, 256MB, 512MB Unbuffered DIMM
128MB, 16M x 64 Non ECC Module (M368L1624DTM)
(Populated as 1 bank of x16 DDR SDRAM Module)
Functional Block Diagram
A0
Serial PD
A1
A2
SA0
SA1
SA2
SCL
WP
SDA
Notes :
1. DQ-to-I/O wiring is shown as recommended
but may be changed.
2. DQ/DQS/DM/CKE/CS relationships must be
maintained as shown.
3. DQ, DQS, DM/DQS resistors: 22 Ohms + 5%.
4. BAx, Ax, RAS, CAS, WE resistors: 7.5 Ohms +
5%
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
LDM
I/O 6
I/O 4
I/O 1
I/O 3
I/O 2
I/O 0
I/O 5
UDQS
D0
UDM
I/O 10
I/O 15
I/O 13
I/O 12
I/O 14
I/O 11
I/O 9
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ0
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
LDM
I/O 6
I/O 4
I/O 1
I/O 3
I/O 2
I/O 0
I/O 5
D1
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
I/O 8
I/O 10
I/O 15
I/O 13
I/O 14
I/O 11
I/O 9
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
I/O 6
I/O 4
I/O 1
I/O 3
I/O 2
I/O 0
I/O 5
UDM
D3
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
I/O 6
I/O 4
I/O 1
I/O 3
I/O 2
I/O 0
I/O 5
D2
I/O 10
I/O 15
I/O 13
I/O 12
I/O 14
I/O 11
I/O 9
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ32
I/O 8
I/O 10
I/O 15
I/O 13
I/O 12
I/O 14
I/O 11
I/O 9
DM1
CS
CS
CS
CS
LDQS
DQS1
DM0
DQS0
DM3
DQS3
DM2
DQS2
DM5
DQS5
DM4
DQS4
DM6
DQS6
DM7
DQS7
I/O 7
LDM
I/O 8
LDQS
LDM
LDQS
CS0
V
SS
D0 - D3
D0 - D3
V
DD
/V
DDQ
D0 - D3
D0 - D3
VREF
V
DDSPD
SPD
*Clock Net Wiring
Card
Edge
Cap
Cap/*Cap/D2
Cap
Cap/D1/D3
Cap
R=120
Cap will replace DRAM3
*If two DRAMs are loaded,
Clock Wiring
Clock
Input
CK0/CK0
CK1/CK1
CK2/CK2
SDRAMs
NC
2 SDRAMs
2 SDRAMs
A0 - A12
A0-A12 : DDR SDRAMs D0 - D3
RAS
RAS : DDR SDRAMs D0 - D3
CAS
CAS : DDR SDRAMs D0 - D3
WE
WE : DDR SDRAMs D0 - D3
CKE0
CKE : DDR SDRAMs D0 - D3
BA0 - BA1
BA0-BA1 : DDR SDRAMs D0 - D3
Cap/D0/*Cap
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M368L1624DTL-C(L)B3 | 16Mx64 DDR SDRAM 184pin DIMM based on 16Mx16 |
| M368L1624DTM-LCC | 184pin Unbuffered Module based on 256Mb D-die 64/72-bit Non ECC/ECC |
| M368L1713CTL-LA2 | 128MB DDR SDRAM MODULE (16Mx64 based on 16Mx8 DDR SDRAM) Unbuffered 184pin DIMM 64-bit Non-ECC/Parity |
| M368L1713CTL-LB0 | 128MB DDR SDRAM MODULE (16Mx64 based on 16Mx8 DDR SDRAM) Unbuffered 184pin DIMM 64-bit Non-ECC/Parity |
| M368L1713CTL-LB3 | 128MB DDR SDRAM MODULE (16Mx64 based on 16Mx8 DDR SDRAM) Unbuffered 184pin DIMM 64-bit Non-ECC/Parity |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M368L1624DTL-CLB3 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:16Mx64 DDR SDRAM 184pin DIMM based on 16Mx16 |
| M368L1624DTM | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:184pin Unbuffered Module based on 256Mb D-die 64/72-bit Non ECC/ECC |
| M368L1624DTM-CCC | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:184pin Unbuffered Module based on 256Mb D-die 64/72-bit Non ECC/ECC |
| M368L1624DTM-CCC/C4 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:184pin Unbuffered Module based on 256Mb D-die 64/72-bit Non ECC/ECC |
| M368L1624DTM-LCC | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:184pin Unbuffered Module based on 256Mb D-die 64/72-bit Non ECC/ECC |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。