- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369841 > LSI53C896 LSI53C896 PCI-dual channel Ultra2 SCSI multifunction controller PDF資料下載
參數(shù)資料
| 型號： | LSI53C896 |
| 英文描述： | LSI53C896 PCI-dual channel Ultra2 SCSI multifunction controller |
| 中文描述： | LSI53C896的PCI -雙通道Ultra2的SCSI多功能控制器 |
| 文件頁數(shù)： | 89/166頁 |
| 文件大?。?/td> | 1330K |
| 代理商： | LSI53C896 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁當(dāng)前第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁
SAF-TE Module
3-41
External Interrupt 0 ISR –
If compile time options enable DMA data or
commands, this ISR clears the DMA interrupt register, otherwise null
routine.
To enable DMA data (commands), the #Define parameter
DMA_DATA_IN_ENABLED must be set to TRUE prior to compilation.
Note:
If DMA data or commands are enabled, DMA interrupts are
mapped to External Interrupt 0 and SCSI data transfers are
handled by the DMA processor instead of through direct
I/O. For more information, see the description of the
External Interrupt 1 ISR and SCSI data transfer sections.
Function Name:
ir_external0()
Return Value: None.
External Interrupt 1 ISR –
Initiation of SCSI data transfers between the
host and target result in the execution of this ISR. Depending on the
#define settings, the data transfers between the Initiator and the Target
(data memory) are performed by using DMA (see Figure 2.6 in the
LSI53C040 Enclosure Services Processor Technical Manual
) or by
software using a Programmed I/O Method (see Figure 2.7 in the
LSI53C040 Enclosure Services Processor Technical Manual
).
The ISR flow diagrams (see
Figure 3.2
and
Figure 3.3
below) validate
that the Target has been selected, the bus is not busy, and the ID bit has
been set. Failure of one or more of these conditions results in two
actions: an error message is sent to TRACER, and the ISR terminates.
Next the ISR determines the Initiator SCSI ID and checks the SCSI
control lines for a parity error. If any errors occur, the ISR sends an error
message to TRACER and terminates. The SCSI attention (ATN) control
line is then tested and these results are possible:
If high, the target switches to message phase out and checks to see
if the received byte (
rcv_byte
) is an Identify (0x80).
If
rcv_byte
is an Identify (0x80), the message is saved and the
code repeats until the ATN is low.
If
rcv_byte
is not an Identify (0x80), the received byte is checked
for the following cases:
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LSI53CF92A | LSI53CF92A Fast SCSI Controller technical manual v2.1 4/02 |
| LSI5464E | LSI5464E Ethernet host adapter |
| LSI60800 | LSI60800 PCI to USB host adapter user＇s guide v1.1 11/00? |
| LSI7000X | LSI7000X Fibre Channel:? single/dual & quad PCI-X host adapter |
| LSI7002XP | LSI7002XP Fibre Channel:? single/dual & quad PCI-X host adapter |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LSI53C896-329BGA | 制造商:LSI Corporation 功能描述: |
| LSI53C896-329BGA-LEADFREE | 制造商:LSI Corporation 功能描述: |
| LSI53CF92A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LSI53CF92A Fast SCSI Controller technical manual v2.1 4/02 |
| LSI53CF92A(64PQFP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Controller Miscellaneous - Datasheet Reference |
| LSI53CF92A(64TQFP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Controller Miscellaneous - Datasheet Reference |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。