- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄358934 > LPC47M14P-NC (SMSC Corporation) 128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB PDF資料下載
參數(shù)資料
| 型號： | LPC47M14P-NC |
| 廠商： | SMSC Corporation |
| 英文描述： | 128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| 中文描述： | 128引腳ENGANCED超級I / O與LPC接口和USB集線器控制器 |
| 文件頁數(shù)： | 14/205頁 |
| 文件大?。?/td> | 1219K |
| 代理商： | LPC47M14P-NC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁當(dāng)前第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁
SMSC DS – LPC47M14X
Page 14
Rev. 03/19/2001
Note 8:
The GP24 /SYSOPT pin requires an external pulldown resistor to put the base IO address for configuration
at 0x02E. An external pullup resistor is required to move the base IO address for configuration to 0x04E.
Note 9:
External pullups must be placed on the nKBDRST and A20M pins. These pins are GPIOs that are inputs
after an initial power-up (VTR POR). If the nKBDRST and A20M functions are to be used the system must
ensure that these pins are high. See Section “Pins That Require External Pullup Resistor”.
Note 10:
The LED pins are powered by VTR so that the LEDs can be controlled when the part is under VTR power.
Note 11:
The 48MHz clock input must not be driven high when VTR = 0V.
Note 12:
VTR is used to power the USB cable transceivers. VTR must not be connected to VCC.
Note 13:
When the specified USB Down Stream Ports are disabled via the Strp0/Strp1 bit or nStrp1/nStrp0 Pins, the
associated Over-current sense pins (nUSBOC[x]) and Power Enable (nPWREN[4:1]) pins are also
disabled. The USB Down Stream Port nUSBOC[x] input pin can be a NC (No Connect) pin for existing
designs or tied High (1). For EMI and reduced Noise sensitivity, it is recommended that the pin be tied High
(1). The Power Enable (nPWREN[x]) pin will be forced low (0).
Note 14:
When a 24MHz crystal oscillator is used, these pins need off-balance capacitive loading. It is suggested to
use a 22pf capacitor on ICLK and a 10pf capacitor on OCLK.
3.1
Note:
The buffer type values are specified at VCC=3.3V
IO12
Input/Output, 12mA sink, 6mA source.
O12
Output, 12mA sink, 6mA source.
OD12
Open Drain Output, 12mA sink.
O6
Output, 6mA sink, 3mA source.
O8
Output, 8mA sink, 4mA source.
OD8
Open Drain Output, 8mA sink.
OD14
Open Drain Output, 14mA sink.
OP14
Output, 14mA sink, 14mA source.
IOP14
Input/Output, 14mA sink, 14mA source. Back-drive protected.
IOD16
Input/Output (Open Drain), 16mA sink.
IO8
Input/Output, 8mA sink, 4mA source.
O24
Output, 24mA sink, 12mA source.
I
Input TTL Compatible.
IPU
Input TTL Compatible. With 30ua internal Pull Up
IS
Input with Schmitt Trigger.
PCI_IO
Input/Output. These pins must meet the PCI 3.3V AC and DC Characteristics. (Note 1)
PCI_O
Output. These pins must meet the PCI 3.3V AC and DC Characteristics. (Note 1)
PCI_I
Input. These pins must meet the PCI 3.3V AC and DC Characteristics. (Note 1)
PCI_ICLK
Clock Input. These pins must meet the PCI 3.3V AC and DC Characteristics and timing. (Note 2)
IOUSB
Buffer Type for the USB differential data lines. Defined in the “Operational Description”
section according to the USB specification; V1.1
Note 1:
See the “PCI Local Bus Specification,” Revision 2.1, Section 4.2.2.
Note 2:
See the “PCI Local Bus Specification,” Revision 2.1, Section 4.2.2 and 4.2.3.
BUFFER TYPE DESCRIPTIONS
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LPC47M14X | 128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| LPC47M14B-NC | GE KIT:CAT5 VGA VIDEO 4CHSPLITTER & 3 LR REMOTES |
| LPC47M14D-NC | POS LASER SCANNER CABLE B |
| LPC47M14F-NC | DEVICE BOX 1 3/8"DX3/4"LX SCA- |
| LPC47M14G-NC | Electrical Duct/Raceway Fitting; |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LPC47M14Q-NC | 制造商:SMSC 制造商全稱:SMSC 功能描述:128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| LPC47M14R-NC | 制造商:SMSC 制造商全稱:SMSC 功能描述:128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| LPC47M14S-NC | 制造商:SMSC 制造商全稱:SMSC 功能描述:128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| LPC47M14T-NC | 制造商:SMSC 制造商全稱:SMSC 功能描述:128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| LPC47M14U-NC | 制造商:SMSC 制造商全稱:SMSC 功能描述:128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。