t
參數(shù)資料
型號: LFX125EB-03FN256I
廠商: Lattice Semiconductor Corporation
文件頁數(shù): 53/119頁
文件大?。?/td> 0K
描述: IC FPGA 139K GATES 256-BGA
標(biāo)準(zhǔn)包裝: 90
系列: ispXPGA®
邏輯元件/單元數(shù): 1936
RAM 位總計(jì): 94208
輸入/輸出數(shù): 160
門數(shù): 139000
電源電壓: 2.3 V ~ 3.6 V
安裝類型: 表面貼裝
工作溫度: -40°C ~ 105°C
封裝/外殼: 256-BGA
供應(yīng)商設(shè)備封裝: 256-FPBGA(17x17)
Lattice Semiconductor
ispXPGA Family Data Sheet
35
ispXPGA 200B/C & ispXPGA 200EB/EC PIC Timing Parameters
Reset/Set
tLASSRO
Asynchronous Set/Reset to Output
1.09
1.17
1.35
ns
tLASSRPW
Asynchronous Set/Reset Pulse Width
4.19
4.50
5.18
ns
tLASSRR
Asynchronous Set/Reset Recovery
0.51
0.55
0.63
ns
tLSSR_S
Synchronous Set/Reset Setup Time
-0.03
-0.03
-0.03
ns
tLSSR_H
Synchronous Set/Reset Hold Time
0.03
0.03
0.03
ns
1. Only available for ispXPGA 200B and ispXPGA 200EB (2.5V/3.3V) devices.
Timing v.0.3
2. tLCTHRUL quoted bit by bit.
Parameter
Description
-5
1
-4
-3
Units
Min.
Max.
Min.
Max.
Min.
Max.
Register/Latch Delays
tIO_CO
Register Clock to Output Delay
0.93
1.00
1.15
ns
tIO_S
Register Setup Time (Data before Clock)
0.05
0.05
0.06
ns
tIO_H
Register Hold Time (Data after Clock)
0.06
0.06
0.07
ns
tIOCE_S
Register Clock Enable Setup Time
-0.03
-0.03
-0.03
ns
tIOCE_H
Register Clock Enable Hold Time
0.13
0.15
ns
tIO_GO
Latch Gate to Output Delay
0.72
0.77
0.89
ns
tIOL_S
Latch Setup Time
0.05
0.05
0.06
ns
tIOL_H
Latch Hold Time
0.06
0.06
0.07
ns
tIOLPD
Latch Propagation Delay (Transparent Mode)
0.09
0.10
0.12
ns
tIOASRO
Asynchronous Set/Reset to Output
1.04
1.12
1.29
ns
tIOASRPW
Asynchronous Set/Reset Pulse Width
4.19
4.50
5.18
ns
tIOASRR
Asynchronous Set/Reset Recovery Time
0.23
0.25
0.29
ns
Input/Output Delays
tIOBUF
Output Buffer Delay
0.97
1.04
1.20
ns
tIOIN
Input Buffer Delay
0.60
0.64
0.74
ns
tIOEN
Output Enable Delay
0.53
0.57
0.66
ns
tIODIS
Output Disable Delay
-0.13
-0.12
-0.10
ns
tIOFT
Feed-thru Delay
0.19
0.20
0.23
ns
1. Only available for ispXPGA 200B and ispXPGA 200EB (2.5V/3.3V) devices.
Timing v.0.3
ispXPGA 200B/C & ispXPGA 200EB/EC PFU Timing Parameters (Cont.)
Over Recommended Operating Conditions
Parameter
Description
-5
1
-4
-3
Units
Min.
Max.
Min.
Max.
Min.
Max.
SELECT
DEVICES
DISCONTINUED
相關(guān)PDF資料
PDF描述
ASC40DREN-S734 CONN EDGECARD 80POS .100 EYELET
LFXP15E-3F388C IC FPGA 15.4KLUTS 168I/O 388-BGA
ASC40DREH-S734 CONN EDGECARD 80POS .100 EYELET
LFXP15C-3F388C IC FPGA 15.5KLUTS 268I/O 388-BGA
LFXP15E-3FN388C IC FPGA 15.4KLUTS 388FPBGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LFX125EB-03FN516C 功能描述:FPGA - 現(xiàn)場可編程門陣列 E-Ser139K Gt ispJTA G 2.5/3.3V -3 Spd RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFX125EB-03FN516I 功能描述:FPGA - 現(xiàn)場可編程門陣列 E-Ser139K Gt ispJTA G 2.5/3.3V -3 Spd I RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFX125EB-04F256C 功能描述:FPGA - 現(xiàn)場可編程門陣列 139K Gates, 160 I/O 2.5/3.3V, -4 speed RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFX125EB-04F256I 功能描述:FPGA - 現(xiàn)場可編程門陣列 139K Gates, 160 I/O 2.5/3.3V, -4 speed RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFX125EB-04F516C 功能描述:FPGA - 現(xiàn)場可編程門陣列 139K 176 I/O ispJTAG RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256