- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377639 > LFX125C-4F900I (Lattice Semiconductor Corporation) The ispXPGA architecture PDF資料下載
參數(shù)資料
| 型號(hào)： | LFX125C-4F900I |
| 廠商： | Lattice Semiconductor Corporation |
| 英文描述： | The ispXPGA architecture |
| 中文描述： | 在ispXPGA架構(gòu) |
| 文件頁數(shù)： | 38/89頁 |
| 文件大小： | 941K |
| 代理商： | LFX125C-4F900I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁當(dāng)前第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁
Lattice Semiconductor
ispXPGA Family Data Sheet
38
sysCLOCK PLL Timing
Over Recommended Operating Conditions
Symbol
Parameter
Conditions
Min
Max
Units
t
PWH
t
PWL
t
R
, t
F
t
INSTB
f
MDIVIN
f
MDIVOUT
f
NDIVIN
f
NDIVOUT
f
VDIVIN
f
VDIVOUT
t
OUTDUTY
Input clock, high time
80% to 80%
1.2
—
ns
Input clock, low time
20% to 20%
1.2
—
ns
Input Clock, rise and fall time
20% to 80%
—
3.0
ns
Input clock stability, cycle to cycle (peak)
—
+/- 250
ps
M Divider input, frequency range
10
320
MHz
M Divider output, frequency range
10
320
MHz
N Divider input, frequency range
10
320
MHz
N Divider output, frequency range
10
320
MHz
V Divider input, frequency range
100
400
MHz
V Divider output, frequency range
10
320
MHz
output clock, duty cycle
40
60
%
t
JIT(CC)
Output clock, cycle to cycle jitter (peak)
Clean reference.
10 MHz < f
MDIVOUT
< 20 MHz or
100MHz < f
VDIVIN
< 160 MHz
Clean reference.
20 MHz < f
MDIVOUT
< 320 MHz and
160MHz < f
VDIVIN
< 320 MHz
Clean reference.
10 MHz < f
MDIVOUT
< 20 MHz or
100MHz < f
VDIVIN
< 160 MHz
Clean reference.
20 MHz < f
MDIVOUT
< 320 MHz and
160MHz < f
VDIVIN
< 320 MHz
Internal feedback
—
+/- 250
ps
—
+/- 150
ps
T
JIT(PERIOD)
Output clock, period jitter (peak)
—
+/- 300
ps
—
+/- 150
ps
t
CLK_OUT_DELAY
Input clock to CLK_OUT delay
t
PHASE
Input clock to external feedback delta
t
LOCK
Time to acquire phase lock after input stable
t
PLL_DELAY
Delay increment (Lead/Lag)
t
RANGE
Total output delay range (lead/lag)
t
PLL_RSTW
Minimum reset pulse width
t
CLK_IN
Global clock input delay
t
PLL_SEC_DELAY
Secondary PLL output delay (t
PLL_DELAY
)
1. This condition assures that the output phase jitter will remain within speci
fi
cation
2. Accumulated jitter measured over 10,000 waveform samples
3. Internal timing for reference only.
—
3.0
ns
External feedback
—
600
ps
—
25
us
Typical = +/- 250ps
+/- 120 +/- 550
ps
+/- 0.84 +/- 3.85
ns
—
1.8
ns
3
—
1.0
ns
—
1.5
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LFX200B-3F900I | The ispXPGA architecture |
| LFX1200B-03F900C | The ispXPGA architecture |
| LFX200C-3F900C | The ispXPGA architecture |
| LFX200C-3F900I | The ispXPGA architecture |
| LFX500C-4F900I | The ispXPGA architecture |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LFX125C-4FE680C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX125C-4FE680I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX125C-4FH516C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX125C-4FH516I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX125C-4FN256C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。