參數(shù)資料
型號(hào)： LFECP15E-5F484I
廠商： Lattice Semiconductor Corporation
英文描述： LatticeECP/EC Family Data Sheet
中文描述： LatticeECP / EC的系列數(shù)據(jù)手冊(cè)
文件頁(yè)數(shù)： 51/117頁(yè)
文件大小： 557K
代理商： LFECP15E-5F484I
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)當(dāng)前第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)
3-15
DC and Switching Characteristics
LatticeECP/EC Family Data Sheet
Lattice Semiconductor
LatticeECP/EC Internal Timing Parameters
1
Over Recommended Operating Conditions
Parameter
PFU/PFF Logic Mode Timing
t
LUT4_PFU
t
LUT6_PFU
t
LSR_PFU
t
SUM_PFU
t
HM_PFU
t
SUD_PFU
t
HD_PFU
Description
-5
-4
-3
Units
Min.
Max.
Min.
Max.
Min.
Max.
LUT4 delay (A to D inputs to F output)
LUT6 delay (A to D inputs to OFX output)
Set/Reset to output of PFU
Clock to Mux (M0,M1) input setup time
Clock to Mux (M0,M1) input hold time
Clock to D input setup time
Clock to D input hold time
Clock to Q delay, D-type register con
fi
gura-
tion
Clock to Q delay latch con
fi
guration
D to Q throughput delay when latch is
enabled
PFU Memory Mode Timing
t
CORAM_PFU
Clock to Output
t
SUDATA_PFU
Data Setup Time
t
HDATA_PFU
Data Hold Time
t
SUADDR_PFU
Address Setup Time
t
HADDR_PFU
Address Hold Time
t
SUWREN_PFU
Write/Read Enable Setup Time
t
HWREN_PFU
Write/Read Enable Hold Time
PIC Timing
PIO Input/Output Buffer Timing
t
IN_PIO
Input Buffer Delay
t
OUT_PIO
Output Buffer Delay
IOLOGIC Input/Output Timing
Input Register Setup Time (Data Before
Clock)
t
HI_PIO
Input Register Hold Time (Data after Clock)
t
COO_PIO
Output Register Clock to Output Delay
t
SUCE_PIO
Input Register Clock Enable Setup Time
t
HCE_PIO
Input Register Clock Enable Hold Time
t
SULSR_PIO
Set/Reset Setup Time
t
HLSR_PIO
Set/Reset Hold Time
EBR Timing
t
CO_EBR
Clock to output from Address or Data
t
COO_EBR
Clock to output from EBR output Register
t
SUDATA_EBR
Setup Data to EBR Memory
t
HDATA_EBR
Hold Data to EBR Memory
t
SUADDR_EBR
Setup Address to EBR Memory
t
HADDR_EBR
Hold Address to EBR Memory
t
SUWREN_EBR
Setup Write/Read Enable to PFU Memory
-
-
-
0.25
0.55
0.81
-
-
-
-
0.43
-
-
-
0.31
0.66
0.98
-
-
-
-
0.51
-
-
-
0.36
0.77
1.14
-
-
-
-
0.60
ns
ns
ns
ns
ns
ns
ns
0.08
-0.06
0.11
-0.04
-
0.10
-0.07
0.14
-0.04
-
0.11
-0.08
0.16
-0.05
-
t
CK2Q_PFU
ns
t
LE2Q_PFU
-
-
0.54
0.50
-
-
0.65
0.60
-
-
0.76
0.69
ns
t
LD2Q_PFU
ns
-
0.43
-
-
-
-
-
-
-
0.51
-
-
-
-
-
-
-
0.60
-
-
-
-
-
-
ns
ns
ns
ns
ns
ns
ns
-0.25
-0.06
-0.66
-0.27
-0.30
-0.21
-0.30
-0.07
-0.79
-0.33
-0.36
-0.25
-0.34
-0.08
-0.92
-0.38
-0.42
-0.29
-
-
0.56
2.07
-
-
0.67
2.49
-
-
0.78
2.90
ns
ns
t
SUI_PIO
-
0.12
-
0.14
-
0.17
ns
-
-
-
-
-0.09
0.82
-0.02
0.12
-
-
-
-
-
-
-0.11
0.98
-0.02
0.14
-
-
-
-
-
-
-0.13
1.15
-0.03
0.17
-
-
ns
ns
ns
ns
ns
ns
0.10
-0.24
0.12
-0.29
0.14
-0.34
-
-
3.82
0.74
-
-
-
-
-
-
-
4.58
0.88
-
-
-
-
-
-
-
5.34
1.03
-
-
-
-
-
ns
ns
ns
ns
ns
ns
ns
-0.34
0.37
-0.34
0.37
-0.22
-0.41
0.44
-0.41
0.45
-0.26
-0.48
0.52
-0.48
0.52
-0.30
相關(guān)PDF資料
PDF描述
LFECP15E-5F672I LatticeECP/EC Family Data Sheet
LFECP15E-5F900I 12-Bit 66 kSPS ADC Ser. Out, Pgrmable MSB/LSB First, Pgrmable Power Down/Output Data Length, 11 Ch. 20-PDIP
LFECP15E-5Q208I LatticeECP/EC Family Data Sheet
LFECP15E-5T100C Enhanced Product 12-Bit Analog-To-Digital Converter W/ Serial Control And 11 Analog Input 20-SSOP -55 to 125
LFECP15E-5T100I Enhanced Product 12-Bit Analog-To-Digital Converter W/ Serial Control And 11 Analog Input 20-SOIC -40 to 125
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LFECP15E-5F672C 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet
LFECP15E-5F672I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet
LFECP15E-5F900C 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet
LFECP15E-5F900I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet
LFECP15E-5FN256C 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 15.4K LUTs Pb-Free RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*