參數資料
型號： LFEC6E-5T144C
廠商： LATTICE SEMICONDUCTOR CORP
元件分類： FPGA
英文描述： Octal D-type Edge-Triggered Flip-Flops With 3-State Outputs 20-SOIC -40 to 85
中文描述： FPGA, 768 CLBS, 6100 GATES, 420 MHz, PQFP144
封裝： 20 X 20 MM, TQFP-144
文件頁數： 52/117頁
文件大?。?/td> 557K
代理商： LFEC6E-5T144C
3-16
DC and Switching Characteristics
LatticeECP/EC Family Data Sheet
Lattice Semiconductor
t
HWREN_EBR
Hold Write/Read Enable to PFU Memory
Clock Enable Setup Time to EBR Output
Register
Clock Enable Hold Time to EBR Output
Register
Reset To Output Delay Time from EBR Out-
put Register
0.23
0.28
-
-
0.28
0.34
-
-
0.33
0.40
-
-
ns
t
SUCE_EBR
ns
t
HCE_EBR
-0.24
-
-0.29
-
-0.34
-
ns
t
RSTO_EBR
-
1.00
-
1.20
-
1.40
ns
PLL Parameters
t
RSTREC
t
RSTSU
t
RSTW
DSP Block Timing
2
t
SUI_DSP
t
HI_DSP
t
SUP_DSP
t
HP_DSP
t
SUO_DSP
t
HO_DSP
t
COI_DSP
t
COP_DSP
t
COO_DSP
t
COOVRFL_DSP
t
SUADSUB
t
HADSUB
t
SUSIGN
t
HSIGN
t
SUACCSLOAD
t
HACCSLOAD
Reset Recovery to Rising Clock
Reset Signal Setup Time
Reset Signal Pulse Width
-
-
-
ns
ns
ns
-
-
-
-
-
-
10.0
10.0
10.0
Input Register Setup Time
Input Register Hold Time
Pipeline Register Setup Time
Pipeline Register Hold Time
Output Register Setup Time
Output Register Hold Time
Input Register Clock to Output Time
Pipeline Register Clock to Output Time
Output Register Clock to Output Time
Over
fl
ow Register Clock to Output Time
AdSub Setup Time
AdSub Hold Time
Sign Setup Time
Sign Hold Time
Accumulator Load Setup Time
Accumulator Load Hold Time
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-0.44
0.80
3.31
0.80
6.72
0.80
8.33
4.80
1.47
1.47
3.31
0.71
3.31
0.80
3.31
0.80
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-0.35
0.96
3.98
0.96
8.07
0.96
10.35
5.89
1.77
1.77
3.98
0.86
3.98
0.96
3.98
0.96
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-0.27
1.12
4.64
1.12
9.41
1.12
12.07
6.87
2.06
2.06
4.64
1.00
4.64
1.12
4.64
1.12
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
1. Internal parameters are characterized but not tested on every device.
2. These parameters apply to LatticeECP devices only.
Rev F 0.17
LatticeECP/EC Internal Timing Parameters
1
(Continued)
Over Recommended Operating Conditions
Parameter
Description
-5
-4
-3
Units
Min.
Max.
Min.
Max.
Min.
Max.
相關PDF資料
PDF描述
LFEC6E-5T144I Octal D-type Edge-Triggered Flip-Flops With 3-State Outputs 20-SOIC -40 to 85
LFECP10E-5Q208I LatticeECP/EC Family Data Sheet
LFECP10E-5T100C LatticeECP/EC Family Data Sheet
LFECP10E-5T100I 12-Bit 66 kSPS ADC Ser. Out, Pgrmable MSB/LSB First, Pgrmable Power Down/Output Data Length, 11 Ch. 20-SSOP
LFECP10E-5T144C LatticeECP/EC Family Data Sheet
相關代理商/技術參數
參數描述
LFEC6E-5T144I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet
LFEC6E-5TN100C 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet
LFEC6E-5TN100I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet
LFEC6E-5TN144C 功能描述:FPGA - 現場可編程門陣列 6.1 LUT 97 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
LFEC6E-5TN144I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*