- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377632 > LFEC15E-4F484C (LATTICE SEMICONDUCTOR CORP) LatticeECP/EC Family Data Sheet PDF資料下載
參數(shù)資料
| 型號： | LFEC15E-4F484C |
| 廠商： | LATTICE SEMICONDUCTOR CORP |
| 元件分類： | FPGA |
| 英文描述： | LatticeECP/EC Family Data Sheet |
| 中文描述： | FPGA, 1920 CLBS, 15400 GATES, 420 MHz, PBGA484 |
| 封裝： | 23 X 23 MM, FPBGA-484 |
| 文件頁數(shù)： | 52/117頁 |
| 文件大?。?/td> | 557K |
| 代理商： | LFEC15E-4F484C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁當(dāng)前第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁
3-16
DC and Switching Characteristics
LatticeECP/EC Family Data Sheet
Lattice Semiconductor
t
HWREN_EBR
Hold Write/Read Enable to PFU Memory
Clock Enable Setup Time to EBR Output
Register
Clock Enable Hold Time to EBR Output
Register
Reset To Output Delay Time from EBR Out-
put Register
0.23
0.28
-
-
0.28
0.34
-
-
0.33
0.40
-
-
ns
t
SUCE_EBR
ns
t
HCE_EBR
-0.24
-
-0.29
-
-0.34
-
ns
t
RSTO_EBR
-
1.00
-
1.20
-
1.40
ns
PLL Parameters
t
RSTREC
t
RSTSU
t
RSTW
DSP Block Timing
2
t
SUI_DSP
t
HI_DSP
t
SUP_DSP
t
HP_DSP
t
SUO_DSP
t
HO_DSP
t
COI_DSP
t
COP_DSP
t
COO_DSP
t
COOVRFL_DSP
t
SUADSUB
t
HADSUB
t
SUSIGN
t
HSIGN
t
SUACCSLOAD
t
HACCSLOAD
Reset Recovery to Rising Clock
Reset Signal Setup Time
Reset Signal Pulse Width
-
-
-
ns
ns
ns
-
-
-
-
-
-
10.0
10.0
10.0
Input Register Setup Time
Input Register Hold Time
Pipeline Register Setup Time
Pipeline Register Hold Time
Output Register Setup Time
Output Register Hold Time
Input Register Clock to Output Time
Pipeline Register Clock to Output Time
Output Register Clock to Output Time
Over
fl
ow Register Clock to Output Time
AdSub Setup Time
AdSub Hold Time
Sign Setup Time
Sign Hold Time
Accumulator Load Setup Time
Accumulator Load Hold Time
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-0.44
0.80
3.31
0.80
6.72
0.80
8.33
4.80
1.47
1.47
3.31
0.71
3.31
0.80
3.31
0.80
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-0.35
0.96
3.98
0.96
8.07
0.96
10.35
5.89
1.77
1.77
3.98
0.86
3.98
0.96
3.98
0.96
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-0.27
1.12
4.64
1.12
9.41
1.12
12.07
6.87
2.06
2.06
4.64
1.00
4.64
1.12
4.64
1.12
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
1. Internal parameters are characterized but not tested on every device.
2. These parameters apply to LatticeECP devices only.
Rev F 0.17
LatticeECP/EC Internal Timing Parameters
1
(Continued)
Over Recommended Operating Conditions
Parameter
Description
-5
-4
-3
Units
Min.
Max.
Min.
Max.
Min.
Max.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LFEC15E-4F484I | LatticeECP/EC Family Data Sheet |
| LFEC15E-4F672C | LatticeECP/EC Family Data Sheet |
| LFEC15E-4F672I | LatticeECP/EC Family Data Sheet |
| LFEC15E-4F900I | LatticeECP/EC Family Data Sheet |
| LFEC15E-4T100I | LatticeECP/EC Family Data Sheet |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LFEC15E-4F484I | 功能描述:FPGA - 現(xiàn)場可編程門陣列 15.4K LUTs 352 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| LFEC15E-4F672C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet |
| LFEC15E-4F672I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet |
| LFEC15E-4F900C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet |
| LFEC15E-4F900I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。