tSPADDH Address Hold time after Clock Time — " />
參數(shù)資料
型號： LC5512MB-75F256I
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 36/99頁
文件大?。?/td> 0K
描述： IC XPLD 512MC 7.5NS 256FPBGA
標準包裝： 90
系列： ispXPLD® 5000MB
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時間 tpd(1)： 7.5ns
電壓電源 - 內(nèi)部： 2.3 V ~ 2.7 V
邏輯元件/邏輯塊數(shù)目： 16
宏單元數(shù)： 512
輸入/輸出數(shù)： 193
工作溫度： -40°C ~ 105°C
安裝類型： 表面貼裝
封裝/外殼： 256-BGA
供應商設備封裝： 256-FPBGA（17x17）
包裝： 托盤
Lattice Semiconductor
ispXPLD 5000MX Family Data Sheet
37
tSPADDH
Address Hold time
after Clock Time
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
ns
tSPRWS
R/W Setup before
Clock Time
—
-0.27
—
-0.27
—
-0.27
—
-0.27
—
-0.21
—
ns
tSPRWH
R/W Hold time after
Clock Time
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
ns
tSPDATAS
Data Setup before
Clock Time
—
-0.27
—
-0.27
—
-0.27
—
-0.27
—
-0.21
—
ns
tSPDATAH
Data Hold time after
Clock Time
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
ns
tSPCLKO
Clock to Output
Delay
—
5.97
—
5.97
—
5.97
—
5.97
—
9.86
ns
tSPRSTO
Reset to RAM
Output Delay
—
3.30
—
3.30
—
3.30
—
3.30
—
4.29
ns
tSPRSTR
Reset Recovery
Time
—
1.20
—
1.20
—
1.20
—
1.20
—
1.56
—
ns
tSPRSTPW
Reset Pulse Width
—
0.14
—
0.14
—
0.14
—
0.14
—
0.19
—
ns
Pseudo Dual Port RAM
tPDPMSS
Memory Select
Setup Before Clock
—
-0.27
—
-0.27
—
-0.22
—
-0.22
—
-0.21
—
ns
tPDPMSH
Memory Select
Hold time after
Clock
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
ns
tPDPRCES
Clock Enable Setup
before Read Clock
Time
—
2.33
—
2.33
—
2.91
—
2.91
—
3.03
—
ns
tPDPRCEH
Clock Enable Hold
time after Read
Clock Time
—
-2.95
—
-2.95
—
-2.36
—
-2.36
—
-2.27
—
ns
tPDPWCES
Clock Enable Setup
before Write Clock
Time
—
1.87
—
1.87
—
2.34
—
2.34
—
2.43
—
ns
tPDPWCEH
Clock Enable Hold
time after Write
Clock Time
—
-2.95
—
-2.95
—
-2.36
—
-2.36
—
-2.27
—
ns
tPDPRADDS
Read Address
Setup before Read
Clock Time
—
-0.27
—
-0.27
—
-0.22
—
-0.22
—
-0.21
—
ns
tPDPRADDH
Read Address Hold
after Read Clock
Time
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
ns
tPDPWADDS
Write Address
Setup before Write
Clock Time
—
-0.27
—
-0.27
—
-0.22
—
-0.22
—
-0.21
—
ns
tPDPWADDH
Write Address Hold
after Write Clock
Time
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
ns
tPDPRWS
R/W Setup before
Clock Time
—
-0.27
—
-0.27
—
-0.22
—
-0.22
—
-0.21
—
ns
ispXPLD 5000MX Family Internal Switching Characteristics (Continued)
Over Recommended Operating Conditions
Parameter
Description
Base
Parameter
-4
-45
-5
-52
-75
Units
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
SELECT
DEVICES
DISCONTINUED
相關PDF資料
PDF描述
GMC50DRYH CONN EDGECARD 100PS DIP .100 SLD
TAP475M035DTS CAP TANT 4.7UF 35V 20% RADIAL
MIC39501-1.8BT IC REG LDO 1.8V 5A TO-220-5
TAP475M035CRS CAP TANT 4.7UF 35V 20% RADIAL
V24A24E400BG2 CONVERTER MOD DC/DC 24V 400W
相關代理商/技術參數(shù)
參數(shù)描述
LC5512MB-75F484C 功能描述:CPLD - 復雜可編程邏輯器件 PROGRAM EXPANDED LOG RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
LC5512MB-75F484I 功能描述:CPLD - 復雜可編程邏輯器件 PROGRAM EXPANDED LOG RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
LC5512MB-75F672C 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC5512MB-75F672I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC5512MB-75FN208C 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*