- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377609 > LC4128V-75T128E (LATTICE SEMICONDUCTOR CORP) 3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs PDF資料下載
參數(shù)資料
| 型號： | LC4128V-75T128E |
| 廠商： | LATTICE SEMICONDUCTOR CORP |
| 元件分類： | PLD |
| 英文描述： | 3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs |
| 中文描述： | EE PLD, 7.5 ns, PQFP128 |
| 封裝： | TQFP-128 |
| 文件頁數(shù)： | 30/74頁 |
| 文件大小： | 255K |
| 代理商： | LC4128V-75T128E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁當(dāng)前第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁
Lattice Semiconductor
ispMACH 4000V/B/C/Z Family Data Sheet
30
ispMACH 4032Z Internal Timing Parameters
1
Over Recommended Operating Conditions
Parameter
In/Out Delays
t
IN
t
GOE
t
GCLK_IN
t
BUF
t
EN
t
DIS
Routing/GLB Delays
t
ROUTE
t
MCELL
t
INREG
t
FBK
t
PDb
t
PDi
Register/Latch Delays
t
S
t
S_PT
t
ST
t
ST_PT
t
H
t
HT
t
SIR
t
SIR_PT
t
HIR
t
HIR_PT
t
COi
t
CES
t
CEH
t
SL
t
SL_PT
t
HL
t
GOi
t
PDLi
Description
-35
-5
-75
Units
Min.
Max.
Min.
Max.
Min.
Max.
Input Buffer Delay
Global OE Pin Delay
Global Clock Input Buffer Delay
Delay through Output Buffer
Output Enable Time
Output Disable Time
—
—
—
—
—
—
0.75
2.90
1.50
0.65
1.60
1.35
—
—
—
—
—
—
0.95
3.20
1.90
0.90
1.80
1.60
—
—
—
—
—
—
1.50
4.96
2.28
1.50
2.04
2.96
ns
ns
ns
ns
ns
ns
Delay through GRP
Macrocell Delay
Input Buffer to Macrocell Register Delay
Internal Feedback Delay
5-PT Bypass Propagation Delay
Macrocell Propagation Delay
—
—
—
—
—
—
1.70
0.65
0.91
0.35
0.40
0.25
—
—
—
—
—
—
2.25
1.00
0.75
0.50
0.90
0.35
—
—
—
—
—
—
2.26
1.45
0.65
0.70
2.24
1.24
ns
ns
ns
ns
ns
ns
D-Register Setup Time (Global Clock)
D-Register Setup Time (Product Term Clock)
T-Register Setup Time (Global Clock)
T-register Setup Time (Product Term Clock)
D-Register Hold Time
T-Resister Hold Time
D-Input Register Setup Time (Global Clock)
D-Input Register Setup Time (Product Term Clock)
D-Input Register Hold Time (Global Clock)
D-Input Register Hold Time (Product Term Clock)
Register Clock to Output/Feedback MUX Time
Clock Enable Setup Time
Clock Enable Hold Time
Latch Setup Time (Global Clock)
Latch Setup Time (Product Term Clock)
Latch Hold Time
Latch Gate to Output/Feedback MUX Time
Propagation Delay through Transparent Latch to Output/Feed-
back MUX
Asynchronous Reset or Set to Output/Feedback MUX Delay
Asynchronous Reset or Set Recovery Delay
Control Delays
t
BCLK
GLB PT Clock Delay
t
PTCLK
Macrocell PT Clock Delay
t
BSR
GLB PT Set/Reset Delay
t
PTSR
Macrocell PT Set/Reset Delay
t
GPTOE
Global PT OE Delay
0.60
1.55
0.90
1.75
1.60
1.60
0.84
1.45
1.16
0.88
—
1.00
0.00
0.65
1.75
1.40
—
—
—
—
—
—
—
—
—
—
—
—
0.45
—
—
—
—
—
0.40
0.30
0.70
1.50
0.90
1.50
2.30
2.30
1.40
1.45
0.80
1.00
—
1.40
0.00
1.02
1.32
1.17
—
—
—
—
—
—
—
—
—
—
—
—
0.55
—
—
—
—
—
0.33
0.25
1.57
1.65
1.77
1.32
2.93
2.93
1.83
1.45
0.87
1.18
—
2.00
0.00
1.57
1.32
1.17
—
—
—
—
—
—
—
—
—
—
—
—
0.67
—
—
—
—
—
0.33
0.25
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
SRi
t
SRR
—
—
1.00
2.00
—
—
0.28
1.67
—
—
0.28
1.67
ns
ns
—
—
—
—
—
1.50
1.70
1.10
0.50
2.45
—
—
—
—
—
1.12
0.87
1.83
1.87
3.00
—
—
—
—
—
1.12
0.87
1.83
3.41
3.20
ns
ns
ns
ns
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LC4128V-75T144C | 3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs |
| LC4128V-75T144E | 3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs |
| LC4128V-75T144I | 3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs |
| LC4256B-10F256BI | 3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs |
| LC4256B-3F256BC | 3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LC4128V-75T128I | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| LC4128V-75T144C | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 3.3V 96 I/O RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| LC4128V-75T144E | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| LC4128V-75T144I | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| LC4128V-75TN100C | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 400MHZ 128 Macrocell 3.3 V 7.5 tPD RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。