- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374294 > K7N801845M (SAMSUNG SEMICONDUCTOR CO. LTD.) 256K X 36 & 512K X 18 PIPELINED N-T RAM - TM PDF資料下載
參數(shù)資料
| 型號(hào)： | K7N801845M |
| 廠商： | SAMSUNG SEMICONDUCTOR CO. LTD. |
| 英文描述： | 256K X 36 & 512K X 18 PIPELINED N-T RAM - TM |
| 中文描述： | 256 × 36 |
| 文件頁(yè)數(shù)： | 7/18頁(yè) |
| 文件大小： | 282K |
| 代理商： | K7N801845M |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)當(dāng)前第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)
K7N803645M
K7N801845M
256Kx36 & 512Kx18 Pipelined N
t
RAM
TM
- 7 -
Rev 3.0
November 1999
STATE DIAGRAM FOR N
t
RAM
TM
BEGIN
WRITE
BURST
WRITE
BEGIN
READ
WRITE
DS
READ
DS
BURST
READ
WRITE
DS
READ
DS
READ
D
WRTE
B
DESELECT
B
R
B
W
READ
WRITE
BURST
BURST
Notes :
1. An IGNORE CLOCK EDGE cycle is not shown is the above diagram. This is because CKE HIGH only blocks the clock(CLK) input and does
not change the state of the device.
2. States change on the rising edge of the clock(CLK)
COMMAND
ACTION
DS
DESELECT
READ
BEGIN READ
WRITE
BEGIN WRITE
BURST
BEGIN READ
BEGIN WRITE
CONTINUE DESELECT
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| K7P403622B-HC20 | 128Kx36 & 256Kx18 Synchronous Pipelined SRAM |
| K7P403622B-HC25 | 128Kx36 & 256Kx18 Synchronous Pipelined SRAM |
| K7P403622B | 128Kx36 & 256Kx18 Synchronous Pipelined SRAM |
| K7P403622B-HC16 | 128Kx36 & 256Kx18 Synchronous Pipelined SRAM |
| K7Q161852A | 512Kx36 & 1Mx18 QDRTM b2 SRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| K7N801849B | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:256Kx36 & 512Kx18 Pipelined NtRAM |
| K7N801849B-QC25 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:256Kx36 & 512Kx18-Bit Pipelined NtRAMTM |
| K7N803601B | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:256Kx36 & 512Kx18-Bit Pipelined NtRAM |
| K7N803601B-QC13 | 制造商:Samsung Semiconductor 功能描述: |
| K7N803601B-QC16 | 制造商:Samsung Semiconductor 功能描述: |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。