Specifications ispLSI 5128VE 9 Figure 8. Boundary Scan Waveforms and Timing Specifications TMS TDI TCK TDO Data to be captured Data to be drive" />
參數(shù)資料
型號： ISPLSI 5128VE-100LT128I
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 21/21頁
文件大?。?/td> 0K
描述： IC PLD ISP 96I/O 10NS 128TQFP
標準包裝： 90
系列： ispLSI® 5000VE
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時間 tpd(1)： 10.0ns
電壓電源 - 內(nèi)部： 3 V ~ 3.6 V
邏輯元件/邏輯塊數(shù)目： 4
宏單元數(shù)： 128
門數(shù)： 6000
輸入/輸出數(shù)： 96
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 128-LQFP
供應商設(shè)備封裝： 128-TQFP（14x14）
包裝： 托盤
其它名稱： ISPLSI5128VE-100LT128I
Specifications ispLSI 5128VE
9
Figure 8. Boundary Scan Waveforms and Timing Specifications
TMS
TDI
TCK
TDO
Data to be
captured
Data to be
driven out
Valid Data
Data Captured
btsu
T
bth
T
btcl
T
btch
T
btcp
T
btvo
T
btco
T
btoz
T
btcpsu
T
btcph
T
btuov
T
btuco
T
btuoz
T
SYMBOL
PARAMETER
MIN
MAX
UNITS
tbtcp
TCK [BSCAN test] clock pulse width
125
–
ns
tbtch
TCK [BSCAN test] pulse width high
62.5
–
ns
tbtcl
TCK [BSCAN test] pulse width low
62.5
–
ns
tbtsu
TCK [BSCAN test] setup time
25
–
ns
tbth
TCK [BSCAN test] hold time
25
–
ns
trf
TCK [BSCAN test] rise and fall time
50
–
mV/ns
tbtco
TAP controller falling edge of clock to valid output
–25
ns
tbtoz
TAP controller falling edge of clock to data output disable
–25
ns
tbtvo
TAP controller falling edge of clock to data output enable
–25
ns
tbtcpsu
BSCAN test Capture register setup time
25
–
ns
tbtcph
BSCAN test Capture register hold time
25
–
ns
tbtuco
BSCAN test Update reg, falling edge of clock to valid output
–50
ns
tbtuoz
BSCAN test Update reg, falling edge of clock to output disable
–50
ns
tbtuov
BSCAN test Update reg, falling edge of clock to output enable
–50
ns
相關(guān)PDF資料
PDF描述
REC3-0509SRW/H2/C/SMD-R CONV DC/DC 3W 4.5-9VIN 09VOUT
REC7.5-1209SRW/H2/A/M/SMD/CTRL-R CONV DC/DC 7.5W 9-18VIN 09VOUT
REC5-2412DRWZ/H2/C/M CONV DC/DC 5W 9-36VIN +/-12VOUT
P51-2000-A-Z-I12-20MA-000-000 SENSOR 2000PSI 1/4-18NPT 4-20MA
P51-15-G-T-M12-4.5V-000-000 SENSOR 15PSI 7/16-20-2B .5-4.5V
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ISPLSI5128VE-100LT128I 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI5128VE-125LT128 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI5128VE-125LT128I 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI5128VE-180LT128 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI5128VE-180LTN128 制造商:Lattice Semiconductor 功能描述:CPLD ispLSI? 5000VE Family 6K Gates 128 Macro Cells 180MHz 3.3V 128-Pin TQFP
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*