- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄22121 > ISPLSI 2032VE-180LJ44 (Lattice Semiconductor Corporation)IC PLD ISP 32I/O 5NS 44PLCC PDF資料下載
參數(shù)資料
| 型號(hào)： | ISPLSI 2032VE-180LJ44 |
| 廠(chǎng)商： | Lattice Semiconductor Corporation |
| 文件頁(yè)數(shù)： | 13/16頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC PLD ISP 32I/O 5NS 44PLCC |
| 標(biāo)準(zhǔn)包裝： | 26 |
| 系列： | ispLSI® 2000VE |
| 可編程類(lèi)型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時(shí)間 tpd(1)： | 5.0ns |
| 電壓電源 - 內(nèi)部： | 3 V ~ 3.6 V |
| 邏輯元件/邏輯塊數(shù)目： | 8 |
| 宏單元數(shù)： | 32 |
| 門(mén)數(shù)： | 1000 |
| 輸入/輸出數(shù)： | 32 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類(lèi)型： | 表面貼裝 |
| 封裝/外殼： | 44-LCC（J 形引線(xiàn)） |
| 供應(yīng)商設(shè)備封裝： | 44-PLCC（16.58x16.58） |
| 包裝： | 管件 |
| 其它名稱(chēng)： | ISPLSI2032VE-180LJ44 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)當(dāng)前第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)
Specifications ispLSI 2032VE
5
USE
2032VE-300
FOR
NEW
DESIGNS
External Timing Parameters
Over Recommended Operating Conditions
tpd1
UNITS
TEST
COND.
1. Unless noted otherwise, all parameters use a GRP load of 4, 20 PTXOR path, ORP and Y0 clock.
2. Standard 16-bit counter using GRP feedback.
3. Reference Switching Test Conditions section.
Table 2-0030A/2032VE
v.0.1
1
3
2
1
tsu2 + tco1
(
)
DESCRIPTION
#
PARAMETER
A
1
Data Propagation Delay, 4PT Bypass, ORP Bypass
ns
tpd2
A
2
Data Propagation Delay
ns
fmax
A
3
Clock Frequency with Internal Feedback
MHz
fmax (Ext.)
–
4
Clock Frequency with External Feedback
MHz
fmax (Tog.)
–
5
Clock Frequency, Max. Toggle
MHz
tsu1
–
6
GLB Reg. Setup Time before Clock, 4 PT Bypass
ns
tco1
A
7
GLB Reg. Clock to Output Delay, ORP Bypass
ns
th1
–
8
GLB Reg. Hold Time after Clock, 4 PT Bypass
ns
tsu2
–
9
GLB Reg. Setup Time before Clock
ns
tco2
A
10
GLB Reg. Clock to Output Delay
ns
th2
–
11
GLB Reg. Hold Time after Clock
ns
tr1
A
12
Ext. Reset Pin to Output Delay, ORP Bypass
ns
trw1
–
13
Ext. Reset Pulse Duration
ns
tptoeen
B
14
Input to Output Enable
ns
tptoedis
C
15
Input to Output Disable
ns
tgoeen
B
16
Global OE Output Enable
ns
tgoedis
C
17
Global OE Output Disable
ns
twh
–
18
External Synchronous Clock Pulse Duration, High
ns
twl
–
19
External Synchronous Clock Pulse Duration, Low
ns
-225
MIN. MAX.
–
4.0
–
225
–
0.0
3.5
–
0.0
–
3.5
–
2.0
–
2.0
–
154
250
2.5
3.0
–
4.0
–
5.0
–
7.0
3.5
6.0
-300
MIN. MAX.
–
3.0
–
300
–
0.0
2.8
–
0.0
–
3.0
–
1.5
–
1.5
–
208
333
2.0
–
2.5
–
4.5
–
5.0
3.0
4.5
SELECT
DEVICES
DISCONTINUED
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ACM02DRUN | CONN EDGECARD 4POS .156 DIP SLD |
| LTC1421ISW-2.5 | IC CONTROLLER HOT SWAP 24-SOIC |
| GCB13DHLN | CONN EDGECARD 26POS .050 DIP SLD |
| ISPLSI 2064VE-100LJ44 | IC PLD ISP 32I/O 10NS 44PLCC |
| GRM31BR73A102KW01L | CAP CER 1000PF 1KV 10% X7R 1206 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPLSI2032VE-180LJ44 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI2032VE180LJ44I | 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:3.3V In-System Programmable High Density SuperFAST⑩ PLD |
| ISPLSI2032VE180LT44 | 制造商:Lattice Semiconductor Corporation 功能描述: |
| ISPLSI2032VE-180LT44 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI2032VE180LT44I | 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:3.3V In-System Programmable High Density SuperFAST⑩ PLD |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。