Specifications ispLSI 2032VE 5 USE 2032VE-300 FOR NEW DESIGNS External Timing Parameters Over Recommended Operating Conditions
參數(shù)資料
型號： ISPLSI 2032VE-110LJ44
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 13/16頁
文件大?。?/td> 0K
描述： IC PLD ISP 32I/O 10NS 44PLCC
標準包裝： 26
系列： ispLSI® 2000VE
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時間 tpd(1)： 10.0ns
電壓電源 - 內(nèi)部： 3 V ~ 3.6 V
邏輯元件/邏輯塊數(shù)目： 8
宏單元數(shù)： 32
門數(shù)： 1000
輸入/輸出數(shù)： 32
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 44-LCC（J 形引線）
供應(yīng)商設(shè)備封裝： 44-PLCC（16.58x16.58）
包裝： 管件
其它名稱： ISPLSI2032VE-110LJ44
Specifications ispLSI 2032VE
5
USE
2032VE-300
FOR
NEW
DESIGNS
External Timing Parameters
Over Recommended Operating Conditions
tpd1
UNITS
TEST
COND.
1. Unless noted otherwise, all parameters use a GRP load of 4, 20 PTXOR path, ORP and Y0 clock.
2. Standard 16-bit counter using GRP feedback.
3. Reference Switching Test Conditions section.
Table 2-0030A/2032VE
v.0.1
1
3
2
1
tsu2 + tco1
(
)
DESCRIPTION
#
PARAMETER
A
1
Data Propagation Delay, 4PT Bypass, ORP Bypass
ns
tpd2
A
2
Data Propagation Delay
ns
fmax
A
3
Clock Frequency with Internal Feedback
MHz
fmax (Ext.)
–
4
Clock Frequency with External Feedback
MHz
fmax (Tog.)
–
5
Clock Frequency, Max. Toggle
MHz
tsu1
–
6
GLB Reg. Setup Time before Clock, 4 PT Bypass
ns
tco1
A
7
GLB Reg. Clock to Output Delay, ORP Bypass
ns
th1
–
8
GLB Reg. Hold Time after Clock, 4 PT Bypass
ns
tsu2
–
9
GLB Reg. Setup Time before Clock
ns
tco2
A
10
GLB Reg. Clock to Output Delay
ns
th2
–
11
GLB Reg. Hold Time after Clock
ns
tr1
A
12
Ext. Reset Pin to Output Delay, ORP Bypass
ns
trw1
–
13
Ext. Reset Pulse Duration
ns
tptoeen
B
14
Input to Output Enable
ns
tptoedis
C
15
Input to Output Disable
ns
tgoeen
B
16
Global OE Output Enable
ns
tgoedis
C
17
Global OE Output Disable
ns
twh
–
18
External Synchronous Clock Pulse Duration, High
ns
twl
–
19
External Synchronous Clock Pulse Duration, Low
ns
-225
MIN. MAX.
–
4.0
–
225
–
0.0
3.5
–
0.0
–
3.5
–
2.0
–
2.0
–
154
250
2.5
3.0
–
4.0
–
5.0
–
7.0
3.5
6.0
-300
MIN. MAX.
–
3.0
–
300
–
0.0
2.8
–
0.0
–
3.0
–
1.5
–
1.5
–
208
333
2.0
–
2.5
–
4.5
–
5.0
3.0
4.5
SELECT
DEVICES
DISCONTINUED
相關(guān)PDF資料
PDF描述
6650384-1 CONN,SKT,FLTPQ
TAJB685M020RNJ CAP TANT 6.8UF 20V 20% 1210
GEC05DRYS-S734 CONN EDGECARD 10POS DIP .100 SLD
R2S12-2412/P CONV DC/DC 2W 24VIN 12VOUT SMD
GEC07DRXS-S734 CONN EDGECARD 14POS DIP .100 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ISPLSI2032VE-110LJ44 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2032VE110LJ44I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V In-System Programmable High Density SuperFAST⑩ PLD
ISPLSI2032VE110LT44 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V In-System Programmable High Density SuperFAST⑩ PLD
ISPLSI2032VE-110LT44 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2032VE110LT44I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V In-System Programmable High Density SuperFAST⑩ PLD
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*