Specifications ispLSI 2032E 5 USE 2032E-225 FOR NEW DESIGNS External Timing Parameters Over Recommended Operating Conditions t" />
參數(shù)資料
型號(hào)： ISPLSI 2032E-225LT44
廠商： Lattice Semiconductor Corporation
文件頁(yè)數(shù)： 10/14頁(yè)
文件大?。?/td> 0K
描述： IC PLD ISP 32I/O 3.5NS 44TQFP
標(biāo)準(zhǔn)包裝： 160
系列： ispLSI® 2000E
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時(shí)間 tpd(1)： 3.5ns
電壓電源 - 內(nèi)部： 4.75 V ~ 5.25 V
邏輯元件/邏輯塊數(shù)目： 8
宏單元數(shù)： 32
門(mén)數(shù)： 1000
輸入/輸出數(shù)： 32
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 44-TQFP
供應(yīng)商設(shè)備封裝： 44-TQFP（10x10）
包裝： 托盤(pán)
其它名稱： ISPLSI2032E-225LT44
Specifications ispLSI 2032E
5
USE
2032E-225
FOR
NEW
DESIGNS
External Timing Parameters
Over Recommended Operating Conditions
tpd1
UNITS
-200
MIN.
TEST
COND.
1. Unless noted otherwise, all parameters use a GRP load of four GLBs, 20 PTXOR path, ORP and Y0 clock.
2. Refer to Timing Model in this data sheet for further details.
3. Standard 16-bit counter using GRP feedback.
4. Reference Switching Test Conditions section.
Table 2-0030A/2032E
1
tsu2 + tco1
(
)
-180
MIN.
MAX.
DESCRIPTION
#
2
4
PARAMETER
A1
Data Prop. Delay, 4PT Bypass, ORP Bypass
–
3.5
–
5.0
ns
tpd2
A2
Data Prop. Delay
–
ns
fmax
A3
Clk Frequency with Int. Feedback3
200
–
180
–
MHz
fmax (Ext.)
–4
Clk Frequency with Ext. Feedback
–
MHz
fmax (Tog.)
–5
Clk Frequency, Max. Toggle
–
MHz
tsu1
–6
GLB Reg. Setup Time before Clk, 4 PT Bypass
–
ns
tco1
A7
GLB Reg. Clk to Output Delay, ORP Bypass
–
th1
–8
GLB Reg. Hold Time after Clk, 4 PT Bypass
0.0
–
ns
tsu2
–9
GLB Reg. Setup Time before Clk
3.5
–
ns
tco2
–10 GLB Reg. Clk to Output Delay
–
ns
th2
–11 GLB Reg. Hold Time after Clk
0.0
–
ns
tr1
A12 Ext. Reset Pin to Output Delay, ORP Bypass
–
ns
trw1
–13 Ext. Reset Pulse Duration
3.5
–
ns
tptoeen
B14 Input to Output Enable
–
ns
tptoedis
C15 Input to Output Disable
–
ns
tgoeen
B16 Global OE Output Enable
–
ns
tgoedis
C17 Global OE Output Disable
–
ns
twh
–18 Ext. Synch. Clk Pulse Duration, High
2.0
–
ns
twl
–19 Ext. Synch. Clk Pulse Duration, Low
2.0
–
ns
167
250
2.5
–
3.5
–
5.0
–
7.0
3.5
5.5
-225
MIN. MAX.
–
3.5
–
225
–
0.0
3.5
–
0.0
–
3.5
–
2.0
–
2.0
–
167
250
2.5
–
3.5
–
5.0
–
7.0
3.5
5.5
125
200
3.0
0.0
4.0
0.0
4.0
2.5
7.5
4.0
4.5
6.5
10.0
5.0
相關(guān)PDF資料
PDF描述
LTM4608AIV#PBF IC BUCK SYNC ADJ 8A 68LGA
TAP225K025BRS CAP TANT 2.2UF 25V 10% RADIAL
VI-J1V-CW-B1 CONVERTER MOD DC/DC 5.8V 100W
MIC37302BR IC REG LDO ADJ 3A 5SPAK
MAX663CSA+T IC REG LDO 5V/ADJ 40MA 8-SOIC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ISPLSI2032E-225LT44 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2032E-225LT48 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2032LV60LJ 制造商:LATTICE 功能描述:New
ISPLSI2032LV-60LJ 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Electrically-Erasable Complex PLD
ISPLSI2032LV-60LJI 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Electrically-Erasable Complex PLD
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*