- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄22067 > ISPLSI 2032A-180LTN48 (Lattice Semiconductor Corporation)IC PLD ISP 32I/O 5NS 48TQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | ISPLSI 2032A-180LTN48 |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁(yè)數(shù)： | 12/16頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC PLD ISP 32I/O 5NS 48TQFP |
| 標(biāo)準(zhǔn)包裝： | 250 |
| 系列： | ispLSI® 2000A |
| 可編程類(lèi)型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時(shí)間 tpd(1)： | 5.0ns |
| 電壓電源 - 內(nèi)部： | 4.75 V ~ 5.25 V |
| 邏輯元件/邏輯塊數(shù)目： | 8 |
| 宏單元數(shù)： | 32 |
| 門(mén)數(shù)： | 1000 |
| 輸入/輸出數(shù)： | 32 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類(lèi)型： | 表面貼裝 |
| 封裝/外殼： | 48-LQFP |
| 供應(yīng)商設(shè)備封裝： | 48-TQFP（7x7） |
| 包裝： | 托盤(pán) |
| 其它名稱(chēng)： | ISPLSI2032A-180LTN48 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)當(dāng)前第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)
Specifications ispLSI 2032/A
5
USE
ispLSI
2032E
FOR
NEW
DESIGNS
External Timing Parameters
Over Recommended Operating Conditions
tpd1
UNITS
-150
MIN.
TEST
COND.
1. Unless noted otherwise, all parameters use the GRP, 20 PTXOR path, ORP and Y0 clock.
2. Refer to Timing Model in this data sheet for further details.
3. Standard 16-bit counter using GRP feedback.
4. Reference Switching Test Conditions section.
Table 2-0030B-180/2032
1
4
3
1
tsu2 + tco1
(
)
-135
MIN.
MAX.
DESCRIPTION
#
2
PARAMETER
A
1
Data Prop. Delay, 4PT Bypass, ORP Bypass
–
5.5
–
7.5
ns
tpd2
A
2
Data Prop. Delay
–
ns
fmax
A
3
Clk Frequency with Internal Feedback
154
–
137
–
MHz
fmax (Ext.)
–
4
Clk Frequency with Ext. Feedback
–
MHz
fmax (Tog.)
–
5
Clk Frequency, Max. Toggle
–
MHz
tsu1
–
6
GLB Reg Setup Time before Clk, 4 PT Bypass
–
ns
tco1
A
7
GLB Reg. Clk to Output Delay, ORP Bypass
–
ns
th1
–
8
GLB Reg. Hold Time after Clk, 4 PT Bypass
0.0
–
ns
tsu2
–
9
GLB Reg. Setup Time before Clk
4.5
–
ns
tco2
–
10 GLB Reg. Clk to Output Delay
–
ns
th2
–
11 GLB Reg. Hold Time after Clk
0.0
–
ns
tr1
A
12 Ext. Reset Pin to Output Delay
–
ns
trw1
–
13 Ext. Reset Pulse Duration
4.5
–
ns
tptoeen
B
14 Input to Output Enable
–
ns
tptoedis
C
15 Input to Output Disable
–
ns
tgoeen
B
16 Global OE Output Enable
–
ns
tgoedis
C
17 Global OE Output Disable
–
ns
twh
–
18 Ext. Synchronous Clk Pulse Duration, High
3.0
–
ns
twl
–
19 Ext. Synchronous Clk Pulse Duration, Low
3.0
–
ns
111
167
3.0
4.5
–
5.0
–
8.0
–
11.0
5.0
8.0
-180
MIN. MAX.
–
5.0
–
180
–
0.0
4.0
–
0.0
–
4.0
–
2.5
–
2.5
–
125
200
3.0
4.0
–
4.5
–
7.0
–
10.0
5.0
7.5
100
167
4.0
0.0
5.5
0.0
5.0
3.0
10.0
4.5
5.5
10.0
12.0
6.0
Select
devices
have
been
discontinued.
See
Ordering
Information
section
for
product
status.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ISPLSI 1016-60LT44I | IC PLD ISP 32I/O 20NS 44TQFP |
| ISL61862FIRZ-T | IC USB PWR CTRLR 1.5A 8DFN |
| VI-270-CY-F2 | CONVERTER MOD DC/DC 5V 50W |
| THJB106M016RJN | CAP TANT 10UF 16V 20% 1210 |
| TRJB156M020RRJ | CAP TANT 15UF 20V 20% 1210 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ispLSI2032A-180LTN48 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI2032A-80LJ | 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ISPLSI2032A-80LJI | 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ispLSI2032A-80LT44 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ispLSI2032A-80LT44I | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。