- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19699 > ISPLSI 1048E-100LQN (Lattice Semiconductor Corporation)IC PLD ISP 96I/O 10NS 128PQFP PDF資料下載
參數(shù)資料
| 型號： | ISPLSI 1048E-100LQN |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 15/17頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PLD ISP 96I/O 10NS 128PQFP |
| 標準包裝： | 24 |
| 系列： | ispLSI® 1000E |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時間 tpd(1)： | 10.0ns |
| 電壓電源 - 內(nèi)部： | 4.75 V ~ 5.25 V |
| 邏輯元件/邏輯塊數(shù)目： | 48 |
| 門數(shù)： | 8000 |
| 輸入/輸出數(shù)： | 96 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 128-BQFP |
| 供應(yīng)商設(shè)備封裝： | 128-PQFP（28x28） |
| 包裝： | 托盤 |
| 其它名稱： | 220-1597 ISPLSI 1048E-100LQN-ND ISPLSI1048E-100LQN |
Specifications ispLSI 1048E
7
USE
ispLSI
1048EA
FOR
NEW
DESIGNS
Internal Timing Parameters1
tiobp
1. Internal Timing Parameters are not tested and are for reference only.
2. Refer to Timing Model in this data sheet for further details.
3. The XOR adjacent path can only be used by hard macros.
Table 2-0036A/1048E
Inputs
UNITS
-100
MIN.
-90
MIN.
MAX.
DESCRIPTION
#
2
PARAMETER
22 I/O Register Bypass
–
0.5
ns
tiolat
23 I/O Latch Delay
–
2.5
ns
tgrp1
29 GRP Delay, 1 GLB Load
–
2.2
ns
GLB
t1ptxor
36 1 Product Term/XOR Path Delay
–
6.5
ns
t20ptxor
37 20 Product Term/XOR Path Delay
–
6.5
ns
txoradj
38 XOR Adjacent Path Delay
–
7.3
ns
tgbp
39 GLB Register Bypass Delay
–
0.4
ns
tgsu
40 GLB Register Setup Time before Clock
–
0.1
–
ns
tgh
41 GLB Register Hold Time after Clock
–
6.4
–
ns
tgco
42 GLB Register Clock to Output Delay
–
2.0
ns
3
tgro
43 GLB Register Reset to Output Delay
–
6.3
ns
tptre
44 GLB Product Term Reset to Register Delay
–
5.0
ns
tptoe
45 GLB Product Term Output Enable to I/O Cell Delay
–
5.7
ns
tptck
46 GLB Product Term Clock Delay
4.0
5.2
ns
ORP
0.3
2.3
GRP
1.9
t4ptbpc
34 4 Product Term Bypass Path Delay (Combinatorial)
–
5.4
ns
4.6
5.8
6.3
1.0
5.3
t4ptbpr
35 4 Product Term Bypass Path Delay (Registered)
–
6.3
ns
5.3
0.5
5.3
2.5
6.2
4.5
7.2
3.5
4.7
torp
47 ORP Delay
–
1.0
ns
torpbp
48 ORP Bypass Delay
–
0.0
ns
1.0
0.0
tiosu
24 I/O Register Setup Time before Clock
3.5
4.0
–
ns
–
tioh
25 I/O Register Hold Time after Clock
0.0
-0.5
–
ns
–
tioco
26 I/O Register Clock to Out Delay
–
5.0
ns
5.0
tior
27 I/O Register Reset to Out Delay
–
5.0
ns
5.0
tdin
28 Dedicated Input Delay
–
2.9
ns
2.7
tgrp4
30 GRP Delay, 4 GLB Loads
–
2.4
ns
tgrp8
31 GRP Delay, 8 GLB Loads
–
2.7
ns
tgrp16
32 GRP Delay, 16 GLB Loads
–
3.3
ns
tgrp48
33 GRP Delay, 48 GLB Loads
–
5.7
ns
2.4
2.6
3.0
5.4
-125
MIN. MAX.
–
0.3
1.9
1.8
–
3.6
5.0
0.4
3.9
–
4.0
0.1
4.5
2.3
4.9
3.9
5.4
2.9
4.0
–
1.0
0.0
3.0
–
0.0
–
4.6
–
4.6
–
2.3
–
2.0
2.3
2.8
4.9
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| JMK316BJ685KF-T | CAP CER 6.8UF 6.3V 10% X5R 1206 |
| EMK325F106ZH-T | CAP CER 10UF 16V Y5V 1210 |
| AMC20DRES-S734 | CONN EDGECARD 40POS .100 EYELET |
| GSM06DRTI | CONN EDGECARD 12POS DIP .156 SLD |
| HMC35DRTS-S13 | CONN EDGECARD 70POS .100 EXTEND |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPLSI1048E100LQNI | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ISPLSI1048E100LT | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ispLSI1048E-100LT | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1048E100LTI | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ISPLSI1048E100LTN | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。