- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄67713 > IDT74ALVCH16903PAG (INTEGRATED DEVICE TECHNOLOGY INC) ALVC/VCX/A SERIES, 12-BIT DRIVER, TRUE OUTPUT, PDSO56 PDF資料下載
參數(shù)資料
| 型號： | IDT74ALVCH16903PAG |
| 廠商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分類： | 總線收發(fā)器 |
| 英文描述： | ALVC/VCX/A SERIES, 12-BIT DRIVER, TRUE OUTPUT, PDSO56 |
| 封裝： | GREEN, TSSOP-56 |
| 文件頁數(shù)： | 7/13頁 |
| 文件大?。?/td> | 133K |
| 代理商： | IDT74ALVCH16903PAG |
INDUSTRIALTEMPERATURERANGE
IDT74ALVCH16903
3.3V CMOS 12-BIT UNIVERSAL BUS DRIVER WITH PARITY CHECKER
3
TSSOP
TOP VIEW
PIN CONFIGURATION
GND
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
47
46
45
44
43
42
41
40
39
38
37
36
35
34
48
49
50
51
52
53
54
55
56
1
GND
CLK
1A
11A/YERREN
OE
1Y1
1Y2
2Y1
2Y2
3Y1
3Y2
4Y1
4Y2
5Y1
5Y2
6Y1
6Y2
7Y1
7Y2
8Y1
8Y2
9Y1
11Y1
11Y2
2A
3A
4A
12A
12Y1
12Y2
5A
6A
7A
APAR
8A
YERR
VCC
9A
GND
VCC
24
33
GND
25
27
30
9Y2
10Y1
MODE
10A
PARI/O
GND
10Y2
26
31
32
PAROE
CLKEN
29
28
PARI/O FUNCTION TABLE(1)
Inputs
Output
PAROE
ΣΣΣΣΣ OF INPUTS
APAR
PARI/O
1A-10A = H
L
0, 2, 4, 6, 8,10
L
1, 3, 5, 7, 9
L
H
L
0, 2, 4, 6, 8, 10
H
L
1, 3, 5, 7, 9
H
L
HX
X
Z
NOTE:
1. This table applies to the first device of a cascaded pair of ALVCH16903 devices.
NOTE:
1. These pins have "Bus-Hold". All other pins are standard inputs, outputs, or I/Os.
Pin Names
I/O
Description
1A-12A
I
Data Inputs(1)
1Y1-12Y2
O
3-State Data Outputs
CLK
I
Clock Input
CLKEN
I
Clock Enable Input (Active LOW)
MODE
I
Select Pin
YERREN
I
Error Signal Output Enable (Active LOW)
PAROE
I
Parity Output Enable (Active LOW)
PARI/O
I/O
Parity Input/Output
YERR
O
Error Signal (Open Drain)
OE
I
Output Enable Input (Active LOW)
APAR
I
Parity Input
PIN DESCRIPTION
相關PDF資料 |
PDF描述 |
|---|---|
| IDT74CV105BPV | 200 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO48 |
| IDT74FCT388915T100PY-T | FCT SERIES, PLL BASED CLOCK DRIVER, 7 TRUE OUTPUT(S), 1 INVERTED OUTPUT(S), PDSO28 |
| IDT74FCT388915T100PYBG | FCT SERIES, PLL BASED CLOCK DRIVER, 7 TRUE OUTPUT(S), 1 INVERTED OUTPUT(S), PDSO28 |
| IDT74FCT388915T100LG | FCT SERIES, PLL BASED CLOCK DRIVER, 7 TRUE OUTPUT(S), 1 INVERTED OUTPUT(S), CQCC28 |
| IDT74FCT388915T150LG | FCT SERIES, PLL BASED CLOCK DRIVER, 7 TRUE OUTPUT(S), 1 INVERTED OUTPUT(S), CQCC28 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| IDT74ALVCH16903PAG8 | 功能描述:IC UNIV BUS DVR 12BIT 56TSSOP RoHS:是 類別:集成電路 (IC) >> 邏輯 - 通用總線函數(shù) 系列:74ALVCH 產(chǎn)品變化通告:Product Discontinuation 09/Dec/2010 標準包裝:1,500 系列:74AVC 邏輯類型:通用總線驅(qū)動器 輸入數(shù):- 電路數(shù):18 位 輸出電流高，低:12mA，12mA 電源電壓:1.65 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:56-TFSOP（0.240"，6.10mm 寬） 供應商設備封裝:56-TSSOP 包裝:帶卷 (TR) |
| IDT74ALVCH32244BF | 功能描述:IC BUFF DVR TRI-ST 32BIT 96LFBGA RoHS:否 類別:集成電路 (IC) >> 邏輯 - 緩沖器，驅(qū)動器，接收器，收發(fā)器 系列:74ALVCH 標準包裝:47 系列:74LVX 邏輯類型:緩沖器/線路驅(qū)動器，非反相 元件數(shù):4 每個元件的位元數(shù):1 輸出電流高，低:4mA，4mA 電源電壓:2 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:14-SOIC（0.209"，5.30mm 寬） 供應商設備封裝:14-SOIC 包裝:管件 |
| IDT74ALVCH32244BF8 | 功能描述:IC BUFF DVR TRI-ST 32BIT 96LFBGA RoHS:否 類別:集成電路 (IC) >> 邏輯 - 緩沖器，驅(qū)動器，接收器，收發(fā)器 系列:74ALVCH 標準包裝:47 系列:74LVX 邏輯類型:緩沖器/線路驅(qū)動器，非反相 元件數(shù):4 每個元件的位元數(shù):1 輸出電流高，低:4mA，4mA 電源電壓:2 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:14-SOIC（0.209"，5.30mm 寬） 供應商設備封裝:14-SOIC 包裝:管件 |
| IDT74ALVCH32244BFG | 功能描述:IC BUFF DVR TRI-ST 32BIT 96LFBGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 緩沖器，驅(qū)動器，接收器，收發(fā)器 系列:74ALVCH 標準包裝:1 系列:74ACT 邏輯類型:緩沖器/線路驅(qū)動器，非反相 元件數(shù):2 每個元件的位元數(shù):4 輸出電流高，低:24mA，24mA 電源電壓:4.5 V ~ 5.5 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:20-SOIC（0.295"，7.50mm 寬） 供應商設備封裝:20-SOIC 包裝:Digi-Reel® 產(chǎn)品目錄頁面:1122 (CN2011-ZH PDF) 其它名稱:MC74ACT244DWR2GOSDKR |
| IDT74ALVCH32244BFG8 | 功能描述:IC BUFF DVR TRI-ST 32BIT 96LFBGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 緩沖器，驅(qū)動器，接收器，收發(fā)器 系列:74ALVCH 標準包裝:47 系列:74LVX 邏輯類型:緩沖器/線路驅(qū)動器，非反相 元件數(shù):4 每個元件的位元數(shù):1 輸出電流高，低:4mA，4mA 電源電壓:2 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:14-SOIC（0.209"，5.30mm 寬） 供應商設備封裝:14-SOIC 包裝:管件 |
發(fā)布緊急采購，3分鐘左右您將得到回復。