參數(shù)資料
型號(hào): IDT72825LB20PFI
廠商: Integrated Device Technology, Inc.
英文描述: CMOS DUAL SyncFIFO DUAL 256 x 18, DUAL 512 x 18, DUAL 1,024 x 18, DUAL 2,048 x 18, and DUAL 4,096 x 18
中文描述: CMOS雙SyncFIFO雙256 × 18,雙512 × 18,雙1,024 × 18,雙2,048 × 18,雙4,096 × 18
文件頁(yè)數(shù): 22/26頁(yè)
文件大小: 334K
代理商: IDT72825LB20PFI
COMMERCIAL AND INDUSTRIAL
TEMPERATURE RANGES
IDT72805LB/72815LB/72825LB/72835LB/72845LB CMOS Dual SyncFIFO
TM
256 x 18, 512 x 18, 1,024 x 18, 2,048 x 18 and 4,096 x 18
22
Figure 27.
OR
Flag Timing and First Word Fall Through when FIFO is Empty (FWFT mode)
NOTES:
1. t
SKEW1
is the mnimumtime between a rising WCLK edge and a rising RCLK edge to guarantee that
EF
will go HIGH after one RCLK cycle plus t
REF
. If the time between the rising edge
of WCLK and the rising edge of RCLK is less than t
SKEW1
. then the
EF
deassertion may be delayed an extra RCLK cycle.
2.
LD
= HIGH
3. Select this mode by setting (
FL
,
RXI
,
WXI
) = (0,1,0) or (1,1,0) during Reset.
Figure 26. Read Cycle Timing with Double Register-Buffered
EF
(IDT Standard Timing)
NOTES:
1. t
SKEW1
is the mnimumtime between a rising WCLK edge and a rising RCLK edge for
OR
to go HIGH during the current cycle. If the time between the rising edge of WLCK and the rising
edge of RCLK is less than t
SKEW1
, then the
OR
deassertion may be delayed one extra RCLK cycle.
2.
LD
= HIGH,
OE
= LOW
3. Select this mode by setting (
FL
,
RXI
,
WXI
) = (0,0,1) or (1,0,1) during Reset.
NO OPERATION
RCLK
REN
EF
t
CLKL
t
ENH
t
REF
LAST WORD
t
A
t
OLZ
t
OE
Q
0
-
Q
17
OE
WCLK
WEN
3139 drw 26
D
0
-
D
17
t
ENS
t
ENS
t
ENH
t
DS
t
DH
FIRST WORD
t
OHZ
t
CLK
1
2
t
REF
t
SKEW1
t
CLKH
(1)
W
1
W
2
W
4
W
[n +2]
W
[n+3]
WCLK
WEN
D
0
-
D
17
RCLK
t
DH
t
DS
t
ENS
t
SKEW1
REN
Q
0
-
Q
17
t
DS
t
A
t
REF
OR
W
1
DATA IN OUTPUT REGISTER
(1)
W
3
1
2
3
t
ENH
t
REF
3139 drw 27
相關(guān)PDF資料
PDF描述
IDT72825LB35BG CMOS DUAL SyncFIFO DUAL 256 x 18, DUAL 512 x 18, DUAL 1,024 x 18, DUAL 2,048 x 18, and DUAL 4,096 x 18
IDT72835LB CMOS DUAL SyncFIFO DUAL 256 x 18, DUAL 512 x 18, DUAL 1,024 x 18, DUAL 2,048 x 18, and DUAL 4,096 x 18
IDT72835LB10PF CMOS DUAL SyncFIFO DUAL 256 x 18, DUAL 512 x 18, DUAL 1,024 x 18, DUAL 2,048 x 18, and DUAL 4,096 x 18
IDT72835LB10PFI CMOS DUAL SyncFIFO DUAL 256 x 18, DUAL 512 x 18, DUAL 1,024 x 18, DUAL 2,048 x 18, and DUAL 4,096 x 18
IDT72835LB15BG CMOS DUAL SyncFIFO DUAL 256 x 18, DUAL 512 x 18, DUAL 1,024 x 18, DUAL 2,048 x 18, and DUAL 4,096 x 18
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT72825LB25BG 功能描述:IC FIFO SYNC DL 1024X18 121BGA RoHS:否 類(lèi)別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:15 系列:74F 功能:異步 存儲(chǔ)容量:256(64 x 4) 數(shù)據(jù)速率:- 訪問(wèn)時(shí)間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類(lèi)型:通孔 封裝/外殼:24-DIP(0.300",7.62mm) 供應(yīng)商設(shè)備封裝:24-PDIP 包裝:管件 其它名稱(chēng):74F433
IDT72825LB25BG8 功能描述:IC FIFO SYNC DL 1024X18 121BGA RoHS:否 類(lèi)別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:15 系列:74F 功能:異步 存儲(chǔ)容量:256(64 x 4) 數(shù)據(jù)速率:- 訪問(wèn)時(shí)間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類(lèi)型:通孔 封裝/外殼:24-DIP(0.300",7.62mm) 供應(yīng)商設(shè)備封裝:24-PDIP 包裝:管件 其它名稱(chēng):74F433
IDT72825LB25PF 功能描述:IC FIFO SYNC DL 1024X18 128TQFP RoHS:否 類(lèi)別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲(chǔ)容量:288K(16K x 18) 數(shù)據(jù)速率:100MHz 訪問(wèn)時(shí)間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP(14x14) 包裝:托盤(pán) 其它名稱(chēng):72271LA10PF
IDT72825LB25PF8 功能描述:IC FIFO SYNC DL 1024X18 128TQFP RoHS:否 類(lèi)別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲(chǔ)容量:288K(16K x 18) 數(shù)據(jù)速率:100MHz 訪問(wèn)時(shí)間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP(14x14) 包裝:托盤(pán) 其它名稱(chēng):72271LA10PF
IDT7282L12PA 功能描述:IC FIFO 1KX9 12NS 56TSSOP RoHS:否 類(lèi)別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:80 系列:7200 功能:同步 存儲(chǔ)容量:18.4K(1K x 18) 數(shù)據(jù)速率:- 訪問(wèn)時(shí)間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP(10x10) 包裝:托盤(pán) 其它名稱(chēng):72225LB10TF