- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377415 > IDT72361320PF (Integrated Device Technology, Inc.) High-Slew-Rate, Single-Supply Operational Amplifier 8-SOIC 0 to 70 PDF資料下載
參數(shù)資料
| 型號： | IDT72361320PF |
| 廠商： | Integrated Device Technology, Inc. |
| 英文描述： | High-Slew-Rate, Single-Supply Operational Amplifier 8-SOIC 0 to 70 |
| 中文描述： | 先進先出的CMOS時鐘與巴士匹配和字節(jié)交換64 × 36 |
| 文件頁數(shù)： | 14/26頁 |
| 文件大小： | 193K |
| 代理商： | IDT72361320PF |
14
COMMERCIAL AND INDUSTRIAL
TEMPERATURE RANGES
IDT723613 CMOS CLOCKED FIFO WITH
BUS-MATCHING AND BYTE SWAPPING 64 x 36
Figure 3. Logic Diagram for SIZ0, SIZ1, and BE Register
MUX
G1
1
1
D Q
SIZ0 Q
SIZ1 Q
BE
Q
SIZ0
SIZ1
BE
CLKB
3145 fig02
constraints to the port B Clock (CLKB). These timng constraints only apply
for a rising clock edge used to read a new long word to the FIFO output register.
The circuit used to generate parity for the mail1 data is shared by the port B
bus (B
0
-B
35
) to check parity and the circuit used to generate parity for the mail2
data is shared by the port A bus (A
0
-A
35
) to check parity. The shared parity
trees of a port are used to generate parity bits for the data in a mail register when
the port Chip Select (
CSA
,
CSB
) is LOW, Enable (ENA, ENB) is HIGH, and
Write/Read select (W/
R
A, W/
R
B) input is LOW, the mail register is selected (MBA
HIGH for port A; both SIZ0 and SIZ1 are HIGH for port B), and port Parity
Generate select (PGA, PGB) is HIGH. Generating parity for mail register data
does not change the contents of the register.
相關PDF資料 |
PDF描述 |
|---|---|
| IDT72361320PFI | CMOS Clocked FIFO With Bus Matching and Byte Swapping 64 x 36 |
| IDT72361320PQF | CMOS Clocked FIFO With Bus Matching and Byte Swapping 64 x 36 |
| IDT723613L15PF | CMOS Clocked FIFO With Bus Matching and Byte Swapping 64 x 36 |
| IDT723613L15PFI | CMOS Clocked FIFO With Bus Matching and Byte Swapping 64 x 36 |
| IDT723613L15PQF | CMOS Clocked FIFO With Bus Matching and Byte Swapping 64 x 36 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| IDT723613L15PF | 功能描述:IC CLOCKED FIFO 64X36 120-TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數(shù)據(jù)速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應商設備封裝:24-PDIP 包裝:管件 其它名稱:74F433 |
| IDT723613L15PF8 | 功能描述:IC CLOCKED FIFO 64X36 120-TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數(shù)據(jù)速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應商設備封裝:24-PDIP 包裝:管件 其它名稱:74F433 |
| IDT723613L15PQF | 功能描述:IC CLOCKED FIFO 64X36 132-PQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT723613L20PF | 功能描述:IC CLOCKED FIFO 64X36 120-TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數(shù)據(jù)速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應商設備封裝:24-PDIP 包裝:管件 其它名稱:74F433 |
| IDT723613L20PF8 | 功能描述:IC CLOCKED FIFO 64X36 120-TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數(shù)據(jù)速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應商設備封裝:24-PDIP 包裝:管件 其它名稱:74F433 |
發(fā)布緊急采購，3分鐘左右您將得到回復。