- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9983 > IDT72265LA20PF8 (IDT, Integrated Device Technology Inc)IC FIFO 8KX18 LP 20NS 64QFP PDF資料下載
參數(shù)資料
| 型號： | IDT72265LA20PF8 |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 26/27頁 |
| 文件大小： | 0K |
| 描述： | IC FIFO 8KX18 LP 20NS 64QFP |
| 標(biāo)準(zhǔn)包裝： | 750 |
| 系列： | 7200 |
| 功能： | 同步 |
| 存儲容量： | 144K（8K x 18） |
| 訪問時間： | 20ns |
| 電源電壓： | 4 V ~ 5.5 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 64-LQFP |
| 供應(yīng)商設(shè)備封裝： | 64-TQFP（14x14） |
| 包裝： | 帶卷 (TR) |
| 其它名稱： | 72265LA20PF8 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當(dāng)前第26頁第27頁
8
IDT72255LA/72265LA CMOS SuperSync FIFO
8,192 x 18 and 16,384 x 18
COMMERCIAL AND INDUSTRIAL
TEMPERATURE RANGES
JANUARY 13, 2009
PROGRAMMING FLAG OFFSETS
Full and Empty Flag offset values are user programmable. The
IDT72255LA/72265LA has internal registers for these offsets. Default set-
tings are stated in the footnotes of Table 1 and Table 2. Offset values can be
programmed into the FIFO in one of two ways; serial or parallel loading
method. The selection of the loading method is done using the
LD (Load)
pin. During Master Reset, the state of the
LD input determines whether
serial or parallel flag offset programming is enabled. A HIGH on
LD during
Master Reset selects serial loading of offset values and in addition, sets a
default
PAE offset value of 3FFH (a threshold 1,023 words from the empty
boundary), and a default
PAF offset value of 3FFH (a threshold 1,023
words from the full boundary). A LOW on
LD during Master Reset selects
parallel loading of offset values, and in addition, sets a default
PAE offset
IDT72255LA
IDT72265LA
FF PAF HF PAE EF
00
H
L
1 to n (1)
HH
H
L
H
(n + 1) to 4,096
(n + 1) to 8,192
H
4,097 to (8,192–(m+1))
8,193 to (16,384–(m+1))
HH
L
H
(8,192–m)(2) to 8,191
(16,384–m) (2) to 16,383
H
L
H
8,192
16,384
L
H
NOTES:
1. n = Empty Offset, Default Values: n = 127 when parallel offset loading is selected or n = 1,023 when serial offset loading is selected.
2. m = Full Offset, Default Values: m = 127 when parallel offset loading is selected or m = 1,023 when serial offset loading is selected.
TABLE 1 — STATUS FLAGS FOR IDT STANDARD MODE
Number of
Words in
FIFO
IDT72255LA
IDT72265LA
FF PAF HF PAE EF
00
L
H
L
H
1 to n+1 (1)
LH
H
L
(n + 2) to 4,097
(n + 2) to 8,193
L
H
L
4,098 to (8,193–(m+1))(2)
8,194 to (16,385–(m+1)) (2)
LH
L
H
L
(8,193–m) to 8,192
(16,385–m) (2) to 16,384
L
H
L
8,193
16,385
H
L
H
L
NOTES:
1. n = Empty Offset, Default Values: n = 127 when parallel offset loading is selected or n = 1,023 when serial offset loading is selected.
2. m = Full Offset, Default Values: m = 127 when parallel offset loading is selected or m = 1,023 when serial offset loading is selected.
TABLE 2 — STATUS FLAGS FOR FWFT MODE
Number of
Words in
FIFO (1)
value of 07FH (a threshold 127 words from the empty boundary), and a
default
PAF offset value of 07FH (a threshold 127 words from the full
boundary). See Figure 3, Offset Register Location and Default Values.
In addition to loading offset values into the FIFO, it also possible to read
the current offset values. It is only possible to read offset values via parallel
read.
Figure 4, Programmable Flag Offset Programming Sequence, summa-
rizes the control pins and sequence for both serial and parallel program-
ming modes. For a more detailed description, see discussion that follows.
The offset registers may be programmed (and reprogrammed) any time
after Master Reset, regardless of whether serial or parallel programming
has been selected.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IDT72V265LA15PF8 | IC FIFO SS 16384X18 15NS 64-TQFP |
| MS27466T13A98S | CONN RCPT 10POS WALL MT W/SCKT |
| IDT72825LB10PFG | IC FIFO 1024X18 SYNC DL 128TQFP |
| IDT72V825L15PFI | IC SYNCFIFO 1024X18X2 128-TQFP |
| MS3126E14-15P | CONN PLUG 15POS STRAIGHT W/PINS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IDT72265LA20PFI | 功能描述:IC FIFO 8KX18 LP 20NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72265LA20PFI8 | 功能描述:IC FIFO 8KX18 LP 20NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72265LA20TF | 功能描述:IC FIFO 8KX18 LP 20NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72265LA20TF8 | 功能描述:IC FIFO 8KX18 LP 20NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72265LA20TFI | 功能描述:IC FIFO 8KX18 LP 20NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。