- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377413 > IDT72265L15TF (INTEGRATED DEVICE TECHNOLOGY INC) CMOS SUPERSYNC FIFOO 8,192 x 18, 16,384 x 18 PDF資料下載
參數(shù)資料
| 型號： | IDT72265L15TF |
| 廠商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分類： | DRAM |
| 英文描述： | CMOS SUPERSYNC FIFOO 8,192 x 18, 16,384 x 18 |
| 中文描述： | 16K X 18 OTHER FIFO, 10 ns, PQFP64 |
| 封裝： | STQFP-64 |
| 文件頁數(shù)： | 23/30頁 |
| 文件大?。?/td> | 394K |
| 代理商： | IDT72265L15TF |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁
23
IDT72255/72265 SyncFIFO
8,192 x 18, 16,384 x 18
MILITARY AND COMMERCIAL TEMPERATURE RANGES
NOTES:
1.
PAF
offset = m, D = 8,192 for IDT 72255, 16,384 word for IDT 72265.
2. Data in the output register does not count as a "word in FIFO memory". Since, in FWFT mode, the first word written to an empty FIFO goes unrequested
to the output register (no read operation necessary), it is not included in the FIFO memory count.
3. t
SKEW2
is the minimum time between a rising RCLK edge and a rising WCLK edge for
PAF
to go HIGH (after one WCLK cycle plus t
PAF
). If the time between
the rising edge of RCLK and the rising edge of WCLK is less than t
SKEW2
, then the
PAF
deassertion time may be delayed an extra WCLK cycle.
WCLK
t
ENH
t
CLKH
t
CLKL
WEN
PAF
RCLK
(3)
t
PAF
REN
3037 drw 18
t
ENS
t
ENH
t
ENS
D - (m+1) Words in
FIFO Memory
t
PAF
D - m Words in
FIFO Memory
(1,2)
t
SKEW2
1
2
1
2
D-(m+1)
Words in FIFO
Memory
WCLK
WEN
HF
RCLK
REN
t
CLKH
t
CLKL
t
ENS
t
ENH
D/2 + 1 Words
D/2 Words
t
HF
t
HF
t
ENS
3037 drw 19
D/2 Words
Figure 15. Programmable Almost Full Flag Timing (IDT Standard and FWFT modes)
NOTE:
1. D = maximum FIFO depth = 8,192 for IDT 72255, 16,384 word for IDT 72265.
Figure 16. Half - Full Flag Timing (IDT Standard and FWFT modes)
相關PDF資料 |
PDF描述 |
|---|---|
| IDT72265L15TFB | CMOS SUPERSYNC FIFOO 8,192 x 18, 16,384 x 18 |
| IDT72265 | Bi-Directional Triode Thyristor Planar Silicon; Package: TO-220F; No of Pins: 3; Container: Rail |
| IDT72265L20G | Bi-Directional Triode Thyristor Planar Silicon; Package: TO-220F; No of Pins: 3; Container: Rail |
| IDT72265L20GB | Bi-Directional Triode Thyristor Planar Silicon |
| IDT72265L20PF | Bi-Directional Triode Thyristor Planar Silicon; Package: TO-220F; No of Pins: 3; Container: Rail |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| IDT72265LA10PF | 功能描述:IC FIFO 8KX18 LP 10NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72265LA10PF8 | 功能描述:IC FIFO 8KX18 LP 10NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72265LA10PFG | 功能描述:IC FIFO SUPERSYNC 8KX18 64QFP RoHS:是 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:90 系列:74ABT 功能:同步，雙端口 存儲容量:4.6K（64 x 36 x2） 數(shù)據(jù)速率:67MHz 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:120-LQFP 裸露焊盤 供應商設備封裝:120-HLQFP（14x14） 包裝:托盤 產(chǎn)品目錄頁面:1005 (CN2011-ZH PDF) 其它名稱:296-3984 |
| IDT72265LA10TF | 功能描述:IC FIFO 8KX18 LP 10NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72265LA10TF8 | 功能描述:IC FIFO 8KX18 LP 10NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
發(fā)布緊急采購，3分鐘左右您將得到回復。