- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377303 > IDT7130SA55L48G (INTEGRATED DEVICE TECHNOLOGY INC) HIGH SPEED 1K X 8 DUAL-PORT STATIC SRAM PDF資料下載
參數(shù)資料
| 型號： | IDT7130SA55L48G |
| 廠商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分類： | DRAM |
| 英文描述： | HIGH SPEED 1K X 8 DUAL-PORT STATIC SRAM |
| 中文描述： | 1K X 8 DUAL-PORT SRAM, 55 ns, QCC48 |
| 封裝： | 0.570 X 0.570 INCH, 0.680 INCH HEIGHT, GREEN, LCC-48 |
| 文件頁數(shù)： | 9/19頁 |
| 文件大?。?/td> | 167K |
| 代理商： | IDT7130SA55L48G |
9
IDT7130SA/LA and IDT7140SA/LA
High-Speed 1K x 8 Dual-Port Static SRAM Military, Industrial and Commercial Temperature Ranges
T iming Waveform of Read Cycle No. 1, Either S ide
(1)
T iming Waveform of Read Cycle No. 2, Either S ide
(3)
NOTES:
1. Timng depends on which signal is asserted last,
OE
or
CE
.
2. Timng depends on which signal is deaserted first,
OE
or
CE
.
3. R/
W
= V
IH
and
OE
= V
IL
, and the address is valid prior to or coincidental with
CE
transition LOW.
4.
Start of valid data depends on which timng becomes effective last t
AOE
, t
ACE
,
t
AA
, and
t
BDD
.
ADDRESS
DATA
OUT
t
RC
t
OH
PREVIOUS DATA VALID
t
AA
t
OH
DATA VALID
2689 drw 08
t
BDDH
(2,3)
BUSY
OUT
NOTES:
1. R/
W
= V
IH
,
CE
= V
IL
, and is
OE
= V
IL
. Address is valid prior to the coincidental with
CE
transition LOW.
2. t
BDD
delay is required only in the case where the opposite port is completing a write operation to the same the address location. For simultaneous read operations,
BUSY
has no relationship to valid output data.
3. Start of valid data depends on which timng becomes effective last t
AOE
, t
ACE
, t
AA
, and t
BDD
.
CE
t
ACE
t
AOE
t
HZ
t
LZ
t
PD
VALID DATA
t
PU
50%
OE
DATA
OUT
CURRENT
I
CC
I
SS
50%
2689 drw 09
(4)
(1)
(1)
(2)
(2)
(4)
t
LZ
t
HZ
相關PDF資料 |
PDF描述 |
|---|---|
| IDT7130SA55L48GB | HIGH SPEED 1K X 8 DUAL-PORT STATIC SRAM |
| IDT7130SA55L48GI | HIGH SPEED 1K X 8 DUAL-PORT STATIC SRAM |
| IDT7130SA55PFG | HIGH SPEED 1K X 8 DUAL-PORT STATIC SRAM |
| IDT7130SA55PFGB | HIGH SPEED 1K X 8 DUAL-PORT STATIC SRAM |
| IDT7130SA55PFGI | HIGH SPEED 1K X 8 DUAL-PORT STATIC SRAM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| IDT7130SA55P | 功能描述:IC SRAM 8KBIT 55NS 48DIP RoHS:是 類別:集成電路 (IC) >> 存儲器 系列:- 標準包裝:2,000 系列:MoBL® 格式 - 存儲器:RAM 存儲器類型:SRAM - 異步 存儲容量:16M（2M x 8，1M x 16） 速度:45ns 接口:并聯(lián) 電源電壓:2.2 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 封裝/外殼:48-VFBGA 供應商設備封裝:48-VFBGA（6x8） 包裝:帶卷 (TR) |
| IDT7130SA55PF | 功能描述:IC SRAM 8KBIT 55NS 64TQFP RoHS:否 類別:集成電路 (IC) >> 存儲器 系列:- 標準包裝:2,000 系列:MoBL® 格式 - 存儲器:RAM 存儲器類型:SRAM - 異步 存儲容量:16M（2M x 8，1M x 16） 速度:45ns 接口:并聯(lián) 電源電壓:2.2 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 封裝/外殼:48-VFBGA 供應商設備封裝:48-VFBGA（6x8） 包裝:帶卷 (TR) |
| IDT7130SA55PF8 | 功能描述:IC SRAM 8KBIT 55NS 64TQFP RoHS:否 類別:集成電路 (IC) >> 存儲器 系列:- 標準包裝:72 系列:- 格式 - 存儲器:RAM 存儲器類型:SRAM - 同步 存儲容量:4.5M（256K x 18） 速度:133MHz 接口:并聯(lián) 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 封裝/外殼:100-LQFP 供應商設備封裝:100-TQFP（14x20） 包裝:托盤 |
| IDT7130SA55TF | 功能描述:IC SRAM 8KBIT 55NS 64STQFP RoHS:否 類別:集成電路 (IC) >> 存儲器 系列:- 標準包裝:2,000 系列:MoBL® 格式 - 存儲器:RAM 存儲器類型:SRAM - 異步 存儲容量:16M（2M x 8，1M x 16） 速度:45ns 接口:并聯(lián) 電源電壓:2.2 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 封裝/外殼:48-VFBGA 供應商設備封裝:48-VFBGA（6x8） 包裝:帶卷 (TR) |
| IDT7130SA55TF8 | 功能描述:IC SRAM 8KBIT 55NS 64STQFP RoHS:否 類別:集成電路 (IC) >> 存儲器 系列:- 標準包裝:2,000 系列:MoBL® 格式 - 存儲器:RAM 存儲器類型:SRAM - 異步 存儲容量:16M（2M x 8，1M x 16） 速度:45ns 接口:并聯(lián) 電源電壓:2.2 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 封裝/外殼:48-VFBGA 供應商設備封裝:48-VFBGA（6x8） 包裝:帶卷 (TR) |
發(fā)布緊急采購，3分鐘左右您將得到回復。