參數(shù)資料
型號： IDT71024S12TY
廠商： INTEGRATED DEVICE TECHNOLOGY INC
元件分類： DRAM
英文描述： Octal Buffers And Line/MOS Drivers With 3-State Outputs 20-PDIP -40 to 85
中文描述： 128K X 8 STANDARD SRAM, 12 ns, PDSO32
封裝： 0.300 INCH, ROHS COMPLIANT, PLASTIC, SOJ-32
文件頁數(shù)： 6/7頁
文件大?。?/td> 58K
代理商： IDT71024S12TY
6
IDT71024S70
CMOS STATIC RAM 1MEG (128K x 8-BIT)
COMMERCIAL TEMPERATURE RANGE
TIMING WAVEFORM OF WRITE CYCLE NO. 1 (
WE
CONTROLLED TIMING)
(1, 2, 5, 7)
TIMING WAVEFORM OF WRITE CYCLE NO. 2 (
CS1
AND CS2
CONTROLLED TIMING)
(1, 2, 5)
NOTES:
1.
WE
must be HIGH,
CS1
must be HIGH, or CS2 must be LOW during all address transitions.
2. A write occurs during the overlap of a LOW
CS1
, HIGH CS2, and a LOW
WE
.
3. t
WR
is measured from the earlier of either
CS1
or
WE
going HIGH or CS2 going LOW to the end of the write cycle.
4. During this period, I/O pins are in the output state, and input signals must not be applied.
5. If the
CS1
LOW transition or the CS2 HIGH transition occurs simultaneously with or after the
WE
LOW transition, the outputs remain in a high impedance
state.
CS1
and CS2
must both be active during the t
CW
write period.
6. Transition is measured
±
200mV from steady state.
7.
OE
is continuously HIGH. During a
WE
controlled write cycle with
OE
LOW, t
WP
must be greater than or equal to t
WHZ
+ t
DW
to allow the I/O drivers to
turn off and data to be placed on the bus for the required t
DW
. If
OE
is HIGH during a
WE
controlled write cycle, this requirement does not apply and the
minimum write pulse is the specified t
WP
.
ADDRESS
CS1
WE
CS2
DATA
OUT
DATA
IN
3568 drw 07
(6)
(7)
(6)
(6)
DATA
IN
VALID
HIGH IMPEDANCE
t
WC
t
AW
t
AS
t
WHZ
t
WP
t
CHZ
t
OW
t
DW
t
DH
t
CW
(3)
t
WR
(4)
(4)
CS1
ADDRESS
WE
CS2
DATA
IN
3568 drw 08
t
AW
t
WC
t
CW
t
AS
t
WR
t
DW
t
DH
(3)
DATA
IN
VALID
相關(guān)PDF資料
PDF描述
IDT71024S12Y CMOS STATIC RAM 1 MEG (128K x 8-BIT)
IDT71024S15Y CMOS STATIC RAM 1 MEG (128K x 8-BIT)
IDT71024S15YI Precision Adjustable (Programmable) Shunt Reference 8-SOIC 0 to 70
IDT71024S17LB Precision Adjustable (Programmable) Shunt Reference 8-SOIC 0 to 70
IDT71024S17TY Precision Adjustable (Programmable) Shunt Reference 8-SOIC 0 to 70
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT71024S12TY8 功能描述:IC SRAM 1MBIT 12NS 32SOJ RoHS:否 類別:集成電路 (IC) >> 存儲器 系列:- 產(chǎn)品變化通告:Product Discontinuation 26/Apr/2010 標(biāo)準(zhǔn)包裝:136 系列:- 格式 - 存儲器:RAM 存儲器類型:SRAM - 同步，DDR II 存儲容量:18M（1M x 18） 速度:200MHz 接口:并聯(lián) 電源電壓:1.7 V ~ 1.9 V 工作溫度:0°C ~ 70°C 封裝/外殼:165-TBGA 供應(yīng)商設(shè)備封裝:165-CABGA（13x15） 包裝:托盤 其它名稱:71P71804S200BQ
IDT71024S12TYG 功能描述:IC SRAM 1MBIT 12NS 32SOJ RoHS:是 類別:集成電路 (IC) >> 存儲器 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 格式 - 存儲器:閃存 存儲器類型:閃存 - NAND 存儲容量:4G（256M x 16） 速度:- 接口:并聯(lián) 電源電壓:2.7 V ~ 3.6 V 工作溫度:0°C ~ 70°C 封裝/外殼:48-TFSOP（0.724"，18.40mm 寬） 供應(yīng)商設(shè)備封裝:48-TSOP I 包裝:Digi-Reel® 其它名稱:557-1461-6
IDT71024S12TYG8 功能描述:IC SRAM 1MBIT 12NS 32SOJ RoHS:是 類別:集成電路 (IC) >> 存儲器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:- 格式 - 存儲器:RAM 存儲器類型:SRAM - 異步 存儲容量:256K (32K x 8) 速度:15ns 接口:并聯(lián) 電源電壓:3 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 封裝/外殼:28-TSSOP（0.465"，11.8mm 寬） 供應(yīng)商設(shè)備封裝:28-TSOP 包裝:帶卷 (TR) 其它名稱:71V256SA15PZGI8
IDT71024S12TYGI 功能描述:IC SRAM 1MBIT 12NS 32SOJ RoHS:是 類別:集成電路 (IC) >> 存儲器 系列:- 標(biāo)準(zhǔn)包裝:72 系列:- 格式 - 存儲器:RAM 存儲器類型:SRAM - 同步 存儲容量:4.5M（256K x 18） 速度:133MHz 接口:并聯(lián) 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 封裝/外殼:100-LQFP 供應(yīng)商設(shè)備封裝:100-TQFP（14x20） 包裝:托盤
IDT71024S12TYGI8 功能描述:IC SRAM 1MBIT 12NS 32SOJ RoHS:是 類別:集成電路 (IC) >> 存儲器 系列:- 標(biāo)準(zhǔn)包裝:60 系列:- 格式 - 存儲器:EEPROMs - 串行 存儲器類型:EEPROM 存儲容量:16K (2K x 8) 速度:2MHz 接口:SPI 3 線串行 電源電壓:2.5 V ~ 5.5 V 工作溫度:-40°C ~ 85°C 封裝/外殼:8-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:8-PDIP 包裝:管件 產(chǎn)品目錄頁面:1449 (CN2011-ZH PDF)
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*