參數(shù)資料
型號： ICS87974AYI
元件分類： 時鐘及定時
英文描述： PLL BASED CLOCK DRIVER, 14 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP52
封裝： 10 X 10 MM, 1.40 MM HEIGHT, MS-026, LQFP-52
文件頁數(shù)： 14/14頁
文件大?。?/td> 169K
代理商： ICS87974AYI
87974AYI
www.icst.com/products/hiperclocks.html
REV. B MAY 15, 2003
9
Integrated
Circuit
Systems, Inc.
ICS87974I
LOW SKEW, 1-TO-15,
LVCMOS/LVTTL CLOCK GENERATOR
FIGURE 2A. ICS87974I LVCMOS/LVTTL ZERO DELAY BUFFER SCHEMATIC EXAMPLE
Q1
3.3V LVCMOS Driver
Zo = 50 Ohm
RS
C13
0.01u
3.3V
VDDO
(U1-49)
(U1-45)
(U1-41)
C12
0.1uF
C9
0.1uF
C10
0.1uF
nMR
Reset
pulse or
pull up
(U1-28)
(U1-17)
(U1-33)
(U1-22)
(U1-37)
(U1-26)
VDD
CLK_EN
PLL_SEL
SELA
SELB
SELC
CLK_SEL
RU6
SP
RD6
1K
RU5
SP
RD2
SP
RD4
1K
RU4
SP
RD5
1K
RU7
SP
RD3
SP
RU3
1K
RD7
1K
RU2
1K
C8
0.1uF
R7
10
C6
0.1uF
C7
0.1uF
C16
10u
C5
0.1uF
C4
0.1uF
C11
0.01u
SP = Space (i.e. not intstalled)
C3
0.1uF
VDD
U3
87974
GND
1
nMR
2
CLK_EN
3
SELB
4
SELC
5
PLL_SEL
6
SELA
7
CLK_SEL
8
CLK0
9
CLK1
10
nc
11
VDD
12
VDDA
13
FB_
SEL
0
14
GND
15
QA
4
16
VDDOA
17
QA
3
18
GND
19
FB_
SEL
1
20
QA
2
21
VDDOA
22
QA
1
23
GND
24
QA
0
25
VDDOA
26
GND
39
QB1
38
VDDOB
37
QB2
36
GND
35
QB3
34
VDDOB
33
QB4
32
FB_IN
31
GND
30
QFB
29
VDDOFB
28
nc
27
VCO
_
SEL
52
GND
51
QC0
50
VDDOC
49
QC1
48
GND
47
QC2
46
VDDOC
45
QC3
44
GND
43
nc
42
VDDOB
41
QB
0
40
VDDO
R5
43
Zo = 50
Receiver
R8
43
Receiver
R1
43
Receiver
Zo = 50
R3
43
CLK_SEL
CLK_EN
SELB
SELC
VDD
PLL_SEL
SELA
VCO
_
SEL
Example of Reconfigurable Logic Control Input
LAYOUT GUIDELINE
The schematic of the ICS87974I layout example used in this lay-
out guideline is shown in
Figure 2A. The ICS87974I recommended
PCB board layout for this example is shown in
Figure 2B. This
layout example is used as a general guideline. The layout in the
actual system will depend on the selected component types, the
density of the components, the density of the traces, and the
stack up of the P.C. board.
As in any high speed analog circuitry, the power supply pins
are vulnerable to random noise. The ICS87974I provides sepa-
rate power supplies to isolate any high switching noise from
the outputs to the internal PLL. V
DD, VDDA, and VDDOx should be
individually connected to the power supply plane through
vias, and bypass capacitors should be used for each pin. To
achieve optimum jitter performance, power supply isolation
is required.
Figure 1 illustrates how a 10
resistor along with
a 10
F and a .01F bypass capacitor should be connected
to each V
DDA pin.
POWER SUPPLY FILTERING TECHNIQUES
FIGURE 1. POWER SUPPLY FILTERING
10
V
DDA
10
F
.01
F
3.3V
.01
F
V
DD
APPLICATION INFORMATION
相關(guān)PDF資料
PDF描述
ICS87974AYI PLL BASED CLOCK DRIVER, 14 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP52
ICS87974AYILF PLL BASED CLOCK DRIVER, 14 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP52
ICS87974AYILFT PLL BASED CLOCK DRIVER, 14 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP52
ICS87974AYIT PLL BASED CLOCK DRIVER, 14 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP52
ICS87974AYT PLL BASED CLOCK DRIVER, 15 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP52
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ICS87974CYILF 功能描述:IC CLK GEN LVCMOS/LVTTL 52-LQFP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:HiPerClockS™ 標(biāo)準(zhǔn)包裝:1,000 系列:- 類型:時鐘/頻率合成器，扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:56-VFQFP-EP（8x8） 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT
ICS87974CYILFT 功能描述:IC CLOCK GEN 1-15 PLL 52-LQFP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:HiPerClockS™ 標(biāo)準(zhǔn)包裝:1,000 系列:- 類型:時鐘/頻率合成器，扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:56-VFQFP-EP（8x8） 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT
ICS879893AYILF 功能描述:IC CLK GEN LVCMOS/LVTTL 48-LQFP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:HiPerClockS™ 標(biāo)準(zhǔn)包裝:1,000 系列:- 類型:時鐘/頻率合成器，扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:56-VFQFP-EP（8x8） 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT
ICS879893AYILFT 功能描述:IC CLK GEN LVCMOS/LVTTL 48-LQFP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:HiPerClockS™ 標(biāo)準(zhǔn)包裝:1,000 系列:- 類型:時鐘/頻率合成器，扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:56-VFQFP-EP（8x8） 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT
ICS87993AYILF 功能描述:IC PLL CLK DRIVER 1-5 32-LQFP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:HiPerClockS™ 標(biāo)準(zhǔn)包裝:1,000 系列:- 類型:時鐘/頻率合成器，扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:56-VFQFP-EP（8x8） 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*