參數(shù)資料
型號: ICS870931ARI-01LFT
廠商: IDT, Integrated Device Technology Inc
文件頁數(shù): 7/13頁
文件大小: 0K
描述: IC CLK GENERATOR LVCMOS 20QSOP
標(biāo)準(zhǔn)包裝: 2,500
系列: HiPerClockS™
類型: *
PLL: 帶旁路
輸入: LVCMOS,LVTTL
輸出: LVCMOS,LVTTL
電路數(shù): 1
比率 - 輸入:輸出: 1:6
差分 - 輸入:輸出: 無/無
頻率 - 最大: 80MHz
除法器/乘法器: 是/是
電源電壓: 3 V ~ 3.6 V
工作溫度: -40°C ~ 85°C
安裝類型: 表面貼裝
封裝/外殼: 20-SSOP(0.154",3.90mm 寬)
供應(yīng)商設(shè)備封裝: 20-QSOP
包裝: 帶卷 (TR)
ICS870931ARI-01 REVISION A JUNE 11, 2009
3
2009 Integrated Device Technology, Inc.
ICS870931I-01 Data Sheet
LVCMOS CLOCK GENERATOR
Device Configuration
The ICS870931I-01 requires a connection to one of the clock outputs
to the FEEDBACK input to close the PLL feedback path. The
selection of the output (output divider) for PLL feedback will impact
the device configuration and input to output frequency ratio and
frequency ranges. See Table 3D for details.
Function Tables
Table 3A. OE/nRST Mode Configuration Table
Table 3B. FREQ_SEL Mode Configuration Table
Table 3C. PLL_EN Mode Configuration Table
Table 3D. Frequency Configuration Table
Input
Operation
OE/nRST
0
Device is reset and the outputs Q0:Q4 and Q/2 are in high-impedance state. This control is asynchronous.
1
Outputs are enabled.
Input
Operation
FREQ_SEL
0
The VCO output is frequency-divided by 2. This setting allows for a lower input frequency range.
See also table 3D for available frequency ranges.
1
The VCO output is frequency-divided by 1. This setting allows for a higher input frequency range.
See also table 3D for available frequency ranges.
Input
Operation
PLL_EN
0
The PLL is bypassed. The input reference clock is routed to the output dividers for low-frequency board test purpose.
The PLL-related AC specifications do not apply in PLL bypass mode.
1
The PLL is enabled and locks to the input reference signal.
Outputs Used for
PLL Feedback
FREQ_SEL
Input Frequency Range
(MHz)
Output Frequency Range (MHz) and
Output-to-Input Frequency Multiplication Factor
SYNC
Q[0:4]
Q/2
Q0, Q1, Q2,
Q3 or Q4
0
5 - 40
5 - 40 (1x)
2.5 - 20 (0.5x)
1
10 - 80
10 - 80 (1x)
5 - 40 (0.5x)
Q/2
0
2.5 - 20
5 - 40 (2x)
2.5 - 20 (1x)
1
5 - 40
10 - 80 (2x)
5 - 40 (1x)
相關(guān)PDF資料
PDF描述
ICS1562BM-001T IC VIDEO CLK SYNTHESIZER 16-SOIC
AD5062BRJZ-2500RL7 IC DAC 16BIT 2.7-5.5V SOT23-8
ICS843023AGILFT IC CLK GENERATOR LVPECL 8-TSSOP
AD5063BRMZ IC DAC 16BIT 2.7-5.5V 10-MSOP
AD5063BRMZ-1 IC DAC 16BIT 2.7-5.5V 10MSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ICS870931ARI-01T 制造商:Integrated Device Technology Inc 功能描述:IC CLK GENERATOR LVCMOS 20QSOP
ICS870S204BGLF 功能描述:IC CLK BUFF DIVIDER 2:4 20-TSSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘緩沖器,驅(qū)動器 系列:- 標(biāo)準(zhǔn)包裝:74 系列:- 類型:扇出緩沖器(分配) 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 輸入:HCSL, LVCMOS, LVDS, LVPECL, LVTTL 輸出:HCSL,LVDS 頻率 - 最大:400MHz 電源電壓:3 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:32-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:32-QFN(5x5) 包裝:管件
ICS870S204BGLFT 功能描述:IC CLK BUFF DIVIDER 2:4 20-TSSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘緩沖器,驅(qū)動器 系列:- 標(biāo)準(zhǔn)包裝:74 系列:- 類型:扇出緩沖器(分配) 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 輸入:HCSL, LVCMOS, LVDS, LVPECL, LVTTL 輸出:HCSL,LVDS 頻率 - 最大:400MHz 電源電壓:3 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:32-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:32-QFN(5x5) 包裝:管件
ICS870S208AKLF 功能描述:IC CLK BUFF DIVIDER 2:8 32VFQFPN RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘緩沖器,驅(qū)動器 系列:- 標(biāo)準(zhǔn)包裝:74 系列:- 類型:扇出緩沖器(分配) 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 輸入:HCSL, LVCMOS, LVDS, LVPECL, LVTTL 輸出:HCSL,LVDS 頻率 - 最大:400MHz 電源電壓:3 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:32-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:32-QFN(5x5) 包裝:管件
ICS870S208AKLFT 功能描述:IC CLK BUFF DIVIDER 2:8 32VFQFPN RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘緩沖器,驅(qū)動器 系列:- 標(biāo)準(zhǔn)包裝:74 系列:- 類型:扇出緩沖器(分配) 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 輸入:HCSL, LVCMOS, LVDS, LVPECL, LVTTL 輸出:HCSL,LVDS 頻率 - 最大:400MHz 電源電壓:3 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:32-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:32-QFN(5x5) 包裝:管件