參數(shù)資料
型號: ICS671G-15
廠商: INTEGRATED DEVICE TECHNOLOGY INC
元件分類: 時鐘及定時
英文描述: 671 SERIES, PLL BASED CLOCK DRIVER, 6 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO24
封裝: 0.173 INCH, TSSOP-24
文件頁數(shù): 1/7頁
文件大小: 220K
代理商: ICS671G-15
ICS671-15
MDS 671-15 B
1
Revision 021904
Integrat ed Circuit Systems 525 Race Stre et, San Jo se, CA 9 5126 te l (40 8 ) 2 97-12 01 www.ics t.co m
ZERO DELAY, LOW SKEW BUFFER
Description
The ICS671-15 is a low-jitter, low-skew,
high-performance zero delay buffer (ZDB) for
high-speed applications. The device is designed using
ICS’ proprietary low-jitter PLL (Phase-Locked Loop)
techniques. The ICS671-15 includes a ZDB bank of
four outputs running at 33 MHz, and two outputs at 66
MHz from the CPU PLL. This device also provides two
66 MHz zero delay clocks derived from the AGP PLL. In
the zero delay mode, the rising edge of the input clock
is aligned with the rising edges of the feedback clock.
The ICS671-15 provides feedback clocks internally for
the CPU PLL and the AGP PLL, and with the lowest
jitter.
Features
Packaged in 24-pin TSSOP
Input-output delay (±300 ps)
Two ZDB 66 MHz outputs from a 66 MHz input AGP
clock
Two ZDB 66 MHz outputs, plus four 33 MHz outputs
from a 33 MHz input CPU clock
Output-to-output skew is less than 250 ps
Full CMOS outputs with 18 mA output drive
capability at TTL levels (at 3.3 V)
Spread SmartTM technology works with spread
spectrum clock generators
Advanced, low-power, sub-micron CMOS process
Operating voltage of 3.3 V
Separate hardware output enable pins: OE1, OE2,
OE3, OE4, OE5 and OE6
Block Diagram
66M_AGPOUT2
AGP PLL
66M_IN
/2
VDD
4
GND
4
CPU PLL
33M_IN
OE4
OE1
OE5
OE6
OE2
OE3
66M_AGPOUT1
66M_CPUOUT1
66M_CPUOUT2
33M_PCIOUT1
33M_PCIOUT2
33M_PCIOUT3
33M_PCIOUT4
DATA SHEET
ICS671-15
IDT / ICS ZERO DELAY, LOW SKEW BUFFER
ICS671-15
1
ZERO DELAY, LOW SKEW BUFFER
相關PDF資料
PDF描述
ICS671M-02ILF PLL BASED CLOCK DRIVER, 8 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO16
ICS671M-02I PLL BASED CLOCK DRIVER, 8 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO16
ICS671M-02ILF PLL BASED CLOCK DRIVER, 8 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO16
ICS671M-02IT PLL BASED CLOCK DRIVER, 8 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO16
ICS671M-03IT 671 SERIES, PLL BASED CLOCK DRIVER, 8 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO16
相關代理商/技術參數(shù)
參數(shù)描述
ICS671G-15T 功能描述:IC BUFFER ZD LOW SKEW 24-TSSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器,PLL,頻率合成器 系列:- 標準包裝:2,000 系列:- 類型:PLL 時鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS,LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無 頻率 - 最大:240MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應商設備封裝:32-TQFP(7x7) 包裝:帶卷 (TR)
ICS671M-01 功能描述:IC BUFFER/MULT ZD 16-SOIC RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器,PLL,頻率合成器 系列:- 產(chǎn)品變化通告:Product Discontinuation 04/May/2011 標準包裝:96 系列:- 類型:時鐘倍頻器,零延遲緩沖器 PLL:帶旁路 輸入:LVTTL 輸出:LVTTL 電路數(shù):1 比率 - 輸入:輸出:1:8 差分 - 輸入:輸出:無/無 頻率 - 最大:133.3MHz 除法器/乘法器:是/無 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP(0.173",4.40mm 寬) 供應商設備封裝:16-TSSOP 包裝:管件 其它名稱:23S08-5HPGG
ICS671M-01LF 功能描述:IC BUFFER/MULT ZD 16-SOIC RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器,PLL,頻率合成器 系列:- 標準包裝:1,000 系列:- 類型:時鐘/頻率合成器,扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應商設備封裝:56-VFQFP-EP(8x8) 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT
ICS671M-01LFT 功能描述:IC BUFFER/MULT ZD 16-SOIC RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器,PLL,頻率合成器 系列:- 標準包裝:2,000 系列:- 類型:PLL 時鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS,LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無 頻率 - 最大:240MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應商設備封裝:32-TQFP(7x7) 包裝:帶卷 (TR)
ICS671M-01T 功能描述:IC BUFFER/MULT ZD 16-SOIC RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器,PLL,頻率合成器 系列:- 產(chǎn)品變化通告:Product Discontinuation 04/May/2011 標準包裝:96 系列:- 類型:時鐘倍頻器,零延遲緩沖器 PLL:帶旁路 輸入:LVTTL 輸出:LVTTL 電路數(shù):1 比率 - 輸入:輸出:1:8 差分 - 輸入:輸出:無/無 頻率 - 最大:133.3MHz 除法器/乘法器:是/無 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP(0.173",4.40mm 寬) 供應商設備封裝:16-TSSOP 包裝:管件 其它名稱:23S08-5HPGG