- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360748 > ICS307 RES, 47 5%, 1206 PDF資料下載
參數(shù)資料
| 型號： | ICS307 |
| 英文描述： | RES, 47 5%, 1206 |
| 中文描述： | 串行可編程時鐘源 |
| 文件頁數(shù)： | 4/8頁 |
| 文件大?。?/td> | 107K |
| 代理商： | ICS307 |
ICS307
Serially Programmable Clock Source
MDS 307 D
Integrated Circuit Systems, Inc. 525 Race Street San Jose CA95126(408) 295-9800tel www.icst.com
4
Revision 042501
Setting the Device Characteristics
The tables below show the settings which can be configured, in addition to the VCO and Reference dividers.
CLK1
Maximum
Output
Frequency
Divide
5 V or 3.3 V
10
2
8
4
5
7
3
6
Max. Freq.
Industrial
Version
36
180
45
90
72
50
120
60
S2
S1
S0
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
40
200
50
100
80
55
135
67
Table 1. Output Divide and
Maximum Output Frequency
Table 2. CLK2 Output
TTL
0
1
Duty cycle measured at
1.4V
VDD/2
Recommended VDD
5 V
3.3 V
Table 3. Output Duty Cycle Configuration
C1
0
0
1
1
C0
0
1
0
1
VDD = 5 V
22.3 - 0.083 f
23.1 - 0.093 f
23.7 - 0.106 f
24.4 - 0.120 f
VDD = 3.3 V
22.1 - 0.094 f
22.9 - 0.108 f
23.5 - 0.120 f
24.2 - 0.135 f
Table 4. Crystal Load Capacitance
Note: f is the crystal frequency, between 10 and
27 MHz. Effective load capacitance will be higher
for crystal frequencies lower than 10 MHz. If a
clock input is used, set C1 = 0 and C0 = 0.
Note: The TTL bit optimizes the duty cycle at
different VDD. When VDD is 5 V, set to 0
for a near-50% duty cycle with TTL levels.
When VDD is 3.3 V, set this bit to a 1, so the
50% duty cycle is achieved at VDD/2.
F1
0
0
1
1
F0
0
1
0
1
CLK2
REF
REF/2
OFF (Low)
CLK1/2
0 = Connect directy to ground
1 = Connect directly to VDD
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ICS309 | SERIAL PROGRAMMABLE TRIPLE PLL SS VERSACLOCK SYNTHESIZER |
| ICS309R | SERIAL PROGRAMMABLE TRIPLE PLL SS VERSACLOCK SYNTHESIZER |
| ICS309RI | SERIAL PROGRAMMABLE TRIPLE PLL SS VERSACLOCK SYNTHESIZER |
| ICS309RIT | SERIAL PROGRAMMABLE TRIPLE PLL SS VERSACLOCK SYNTHESIZER |
| ICS309RT | SERIAL PROGRAMMABLE TRIPLE PLL SS VERSACLOCK SYNTHESIZER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ICS307-01 | 制造商:ICS 制造商全稱:ICS 功能描述:SERIALLY PROGRAMMABLE CLOCK SOURCE |
| ICS307-02 | 制造商:ICS 制造商全稱:ICS 功能描述:SERIALLY PROGRAMMABLE CLOCK SOURCE |
| ICS307-03 | 制造商:ICS 制造商全稱:ICS 功能描述:SERIALLY PROGRAMMABLE CLOCK SOURCE |
| ICS307G-03 | 功能描述:IC SRL PROGR CLK SOURCE 16-TSSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計(jì)時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:VersaClock™ II 產(chǎn)品變化通告:Product Discontinuation 04/May/2011 標(biāo)準(zhǔn)包裝:96 系列:- 類型:時鐘倍頻器，零延遲緩沖器 PLL:帶旁路 輸入:LVTTL 輸出:LVTTL 電路數(shù):1 比率 - 輸入:輸出:1:8 差分 - 輸入:輸出:無/無 頻率 - 最大:133.3MHz 除法器/乘法器:是/無 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:管件 其它名稱:23S08-5HPGG |
| ICS307G-03LF | 功能描述:IC CLK SOURCE SRL PROGR 16-TSSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計(jì)時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:VersaClock™ II 標(biāo)準(zhǔn)包裝:1,000 系列:- 類型:時鐘/頻率合成器，扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:56-VFQFP-EP（8x8） 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。