- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄67683 > IBM25PPC750GXEAR6542T 32-BIT, 1000 MHz, RISC PROCESSOR, CBGA292 PDF資料下載
參數(shù)資料
| 型號： | IBM25PPC750GXEAR6542T |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, 1000 MHz, RISC PROCESSOR, CBGA292 |
| 封裝： | 21 X 21 MM, 1 MM PITCH, LEAD FREE, CERAMIC, BGA-292 |
| 文件頁數(shù)： | 32/74頁 |
| 文件大?。?/td> | 1054K |
| 代理商： | IBM25PPC750GXEAR6542T |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁當(dāng)前第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁
Datasheet
IBM PowerPC 750GX RISC Microprocessor
DD1.X
Dimensions and Signal Assignments
Page 38 of 73
750GX_ds_body.fm SA14-2765-02
September 2, 2005
GND
B2, B19, C5, C8, C13, C16, D10, D11, E3, E7, E14,
E18, F10, F11, G5, G8, G13, G16, H3, H8, H9, H12,
H13, H18, J12, K4, K7, K10, K14, K17, L4, L7, L10,
L14, L17, M12, N3, N8, N9, N12, N13, N18, P5, P8.
P13, P16, R10, R11, T3, T7, T14, T18, U10, U11, V5,
V8, V13,V16, W2, W19,
——
HRESET
Y11
Low
Input
INT
Y9
Low
Input
L1_TSTCLK
Y13
High
Input
L2_TSTCLK
W13
High
Input
LSSD_MODE
U13
Low
Input
MCP
W12
Low
Input
OVDD
C4, C7, C14, C17, D3, D18, E10, E11, G3, G7, G14,
G18, H5, H16, K5, K16, L5, L16, N5, N16, P3, P7, P14,
P18, T10, T11, U3, U18, V4, V7, V14, V17
——
PLL_CFG[0:4]
Y18, W17, Y17, U16, W14
High
Input
PLL_RNG[0:1]
W15, U14
High
Input
QACK
Y8
Low
Input
QREQ
U8
Low
Output
RSRV
Y4
Low
Output
SMI
W10
Low
Input
SRESET
Y7
Low
Input
SYSCLK
W16
High
Input
TA
A12
Low
Input
TBEN
W8
High
Input
TBST
A11
Low
Input/Output
TCK
T2
High
Input
TDI
V2
High
Input
TDO
W5
High
Output
TEA
W6
Low
Input
TLBISYNC
W11
Low
Input
TMS
V1
High
Input
TRST
U1
Low
Input
TS
B15
Low
Input/Output
TSIZ[0:2]
A14, B12, B11
High
Output
Table 4-2. Pinout Listing for the CBGA package (Continued)
Signal Name
Pin Number
Active
Input/Output
Notes
Notes:
1. These are test signals for factory use only and must be pulled up to OVDD for normal machine operation.
2. OVDD inputs supply power to the input/output drivers and VDD inputs supply power to the processor core.
3. These pins are reserved for potential future use.
4. BVSEL and L1_TSTCLK select the input/output voltage mode on the 60x bus.
5. TCK must be tied high or low for normal machine operation.
6. Address and data parity should be left floating if unused in the design.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IBM25PPC750GXEAR6543T | 32-BIT, 1000 MHz, RISC PROCESSOR, CBGA292 |
| IBM25PPC750GXEAR6H83T | 32-BIT, 1000 MHz, RISC PROCESSOR, CBGA292 |
| IBM25PPC750GXEBB2H33T | 32-BIT, 800 MHz, RISC PROCESSOR, CBGA292 |
| IBM25PPC750GXEBB5H43T | 32-BIT, 933 MHz, RISC PROCESSOR, CBGA292 |
| IBM25PPC750GXEBB6H43T | 32-BIT, 1000 MHz, RISC PROCESSOR, CBGA292 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IBM25PPC750GXEBB2562T | 制造商:IBM 功能描述: |
| IBM25PPC750GXEBB2563T | 制造商:IBM 功能描述: |
| IBM25PPC750GXECB2563T | 制造商:IBM 功能描述: |
| IBM25PPC750GXECB2H33T | 制造商:IBM 功能描述: |
| IBM25PPC750GXECB5H42V | 制造商:IBM 功能描述:POLARIS 1.2 ? 21CBGA GRE2 ? HALFMODE 933MH - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。