- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385426 > HY5DU281622ET-4 (HYNIX SEMICONDUCTOR INC) 128M(8Mx16) GDDR SDRAM PDF資料下載
參數(shù)資料
| 型號： | HY5DU281622ET-4 |
| 廠商： | HYNIX SEMICONDUCTOR INC |
| 元件分類： | DRAM |
| 英文描述： | 128M(8Mx16) GDDR SDRAM |
| 中文描述： | 8M X 16 DDR DRAM, 0.6 ns, PDSO66 |
| 封裝： | 0.400 X 0.875 INCH, 0.65 MM PITCH, TSOP2-66 |
| 文件頁數(shù)： | 28/34頁 |
| 文件大小： | 379K |
| 代理商： | HY5DU281622ET-4 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當前第28頁第29頁第30頁第31頁第32頁第33頁第34頁
Rev. 0.5 / Jan. 2005
28
HY5DU281622ET
AC CHARACTERISTICS - I
(AC operating conditions unless otherwise noted)
Parameter
Symbol
30
33
36
Unit
Note
Min
Max
Min
Max
Min
Max
Row Cycle Time(Manual Precharge)
t
RC
19
-
18
-
16
-
CK
Row Cycle Time(Auto Precharge)
tRC_APCG
21
-
20
-
18
-
Auto Refresh Row Cycle Time
t
RFC
23
-
22
-
20
-
CK
Row Active Time
t
RAS
13
100K
12
100K
11
100K
CK
Row Address to Column Address Delay for Read
t
RCDRD
6
-
6
-
5
-
CK
Row Address to Column Address Delay for Write
t
RCDWR
4
-
4
-
3
-
CK
Row Active to Row Active Delay
t
RRD
4
-
4
-
3
-
CK
Column Address to Column Address Delay
t
CCD
2
-
1
-
1
-
CK
Row Precharge Time
t
RP
6
-
6
-
5
-
CK
Write Recovery Time
t
WR
4
-
4
-
3
-
CK
Last Data-In to Read Command
t
DRL
2
-
2
-
2
-
CK
Auto Precharge Write Recovery + Precharge Time
t
DAL
10
-
10
-
8
-
CK
System Clock Cycle Time
CL=4
t
CK
3
6
3.3
6
3.6
10
ns
Clock High Level Width
t
CH
0.45
0.55
0.45
0.55
0.45
0.55
CK
Clock Low Level Width
t
CL
0.45
0.55
0.45
0.55
0.45
0.55
CK
Data-Out edge to Clock edge Skew
t
AC
-0.6
0.6
-0.6
0.6
-0.6
0.6
ns
DQS-Out edge to Clock edge Skew
t
DQSCK
-0.6
0.6
-0.6
0.6
-0.6
0.6
ns
DQS-Out edge to Data-Out edge Skew
t
DQSQ
-
0.35
-
0.35
-
0.35
ns
Data-Out hold time from DQS
t
QH
tHPmin
-tQHS
-
tHPmin
-tQHS
-
tHPmin
-tQHS
-
ns
1,6
Clock Half Period
t
HP
tCH/L
min
-
tCH/L
min
-
tCH/L
min
-
ns
1,5
Data Hold Skew Factor
t
QHS
-
0.35
-
0.35
-
0.4
ns
6
Input Setup Time
t
IS
0.75
-
0.75
-
0.75
-
ns
2
Input Hold Time
t
IH
0.75
-
0.75
-
0.75
-
ns
2
Write DQS High Level Width
t
DQSH
0.4
0.6
0.4
0.6
0.4
0.6
CK
Write DQS Low Level Width
t
DQSL
0.4
0.6
0.4
0.6
0.4
0.6
CK
Clock to First Rising edge of DQS-In
t
DQSS
0.85
1.15
0.85
1.15
0.85
1.15
CK
Data-In Setup Time to DQS-In (DQ & DM)
t
DS
0.35
-
0.35
-
0.4
-
ns
3
Data-In Hold Time to DQS-In (DQ & DM)
t
DH
0.35
-
0.35
-
0.4
-
ns
3
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HY5DU281622ET-5 | 128M(8Mx16) GDDR SDRAM |
| HY5DU283222AF | 128M(4Mx32) GDDR SDRAM |
| HY5DU283222AF-2 | 128M(4Mx32) GDDR SDRAM |
| HY5DU283222AF-22 | 128M(4Mx32) GDDR SDRAM |
| HY5DU283222AF-25 | 128M(4Mx32) GDDR SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HY5DU281622ET-5 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128M(8Mx16) GDDR SDRAM |
| HY5DU281622ETP | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128Mb DDR SDRAM |
| HY5DU281622ETP-25 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128M(8Mx16) gDDR SDRAM |
| HY5DU281622ETP-26 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128M(8Mx16) gDDR SDRAM |
| HY5DU281622ETP-28 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128M(8Mx16) gDDR SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。