- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385421 > HY57V561620 (Hynix Semiconductor Inc.) 4Banks x 4M x 16Bit Synchronous DRAM PDF資料下載
參數(shù)資料
| 型號： | HY57V561620 |
| 廠商： | Hynix Semiconductor Inc. |
| 英文描述： | 4Banks x 4M x 16Bit Synchronous DRAM |
| 中文描述： | 4Banks x 4米× 16位同步DRAM |
| 文件頁數(shù)： | 2/13頁 |
| 文件大?。?/td> | 151K |
| 代理商： | HY57V561620 |
HY57V561620(L)T
Revision 1.8 / Apr.01
PIN CONFIGURATION
V
SS
DQ15
V
SSQ
DQ14
DQ13
V
DDQ
DQ12
DQ11
V
SSQ
DQ10
DQ9
V
DDQ
DQ8
V
SS
NC
UDQM
CLK
CKE
A12
A11
A9
A8
A7
A6
A5
A4
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
DD
DQ0
V
DDQ
DQ1
DQ2
V
SSQ
DQ3
DQ4
V
DDQ
DQ5
DQ6
V
SSQ
DQ7
V
DD
LDQM
/WE
/CAS
/RAS
/CS
BA0
BA1
A10/AP
A0
A1
A2
A3
V
DD
54pin TSOP II
400mil x 875mil
0.8mm pin pitch
PIN DESCRIPTION
PIN
PIN NAME
DESCRIPTION
CLK
Clock
The system clock input. All other inputs are registered to the SDRAM on the
rising edge of CLK
CKE
Clock Enable
Controls internal clock signal and when deactivated, the SDRAM will be one
of the states among power down, suspend or self refresh
CS
Chip Select
Enables or disables all inputs except CLK, CKE, UDQM and LDQM
BA0, BA1
Bank Address
Selects bank to be activated during RAS activity
Selects bank to be read/written during CAS activity
A0 ~ A12
Address
Row Address : RA0 ~ RA12, Column Address : CA0 ~ CA8
Auto-precharge flag : A10
RAS, CAS, WE
Row Address Strobe, Col-
umn Address Strobe, Write
Enable
RAS, CAS and WE define the operation
Refer function truth table for details
UDQM, LDQM
Data Input/Output Mask
Controls output buffers in read mode and masks input data in write mode
DQ0 ~ DQ15
Data Input/Output
Multiplexed data input / output pin
V
DD
/V
SS
Power Supply/Ground
Power supply for internal circuits and input buffers
V
DDQ
/V
SSQ
Data Output Power/Ground
Power supply for output buffers
NC
No Connection
No connection
相關PDF資料 |
PDF描述 |
|---|---|
| HY57V561620LT-8 | 4Banks x 4M x 16Bit Synchronous DRAM |
| HY57V561620LT-H | 4Banks x 4M x 16Bit Synchronous DRAM |
| HY57V561620LT-HP | 4Banks x 4M x 16Bit Synchronous DRAM |
| HY57V561620LT-P | 4Banks x 4M x 16Bit Synchronous DRAM |
| HY57V561620LT-S | 4Banks x 4M x 16Bit Synchronous DRAM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| HY57V561620ALT-10 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x16 SDRAM |
| HY57V561620ALT-6 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x16 SDRAM |
| HY57V561620ALT-8 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x16 SDRAM |
| HY57V561620ALT-H | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x16 SDRAM |
| HY57V561620ALT-P | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x16 SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。