- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370727 > HV7131D-COB (HYNIX SEMICONDUCTOR INC) CMOS IMAGE SENSOR With 8-bit ADC PDF資料下載
參數(shù)資料
| 型號： | HV7131D-COB |
| 廠商： | HYNIX SEMICONDUCTOR INC |
| 元件分類： | 模擬信號調(diào)理 |
| 英文描述： | CMOS IMAGE SENSOR With 8-bit ADC |
| 中文描述： | SPECIALTY ANALOG CIRCUIT, QSS28 |
| 封裝： | COB-28 |
| 文件頁數(shù)： | 57/61頁 |
| 文件大?。?/td> | 2621K |
| 代理商： | HV7131D-COB |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁當(dāng)前第57頁第58頁第59頁第60頁第61頁
HV7131GP
2004/10/29 V2.4 57
Output AC Characteristics
All output timing delays are measured with output load 60[pF]. Output delay includes the internal clock
path delay and output driving delay that changes in respect to the output load, the operating
environment, and a board design. Due to the variable valid time delay of the output, video output
signals Y[7:0], C[7:0], HSYNC, and VSYNC may be latched in the negative edge of VCLK for the stable
data transfer between the image sensor and video codec.
Y/C[7:0]
VCLK
X
Data 0
Data 1
Data 2
HSYNC
Data 3
4ns ~ 5ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HV7131D-COF | CMOS IMAGE SENSOR With 8-bit ADC |
| HV7131R | CMOS Image Sensor |
| HVB14S | TIP REPLACEMNT TEFLON FOR DP-100 |
| HVB190S | |
| HVB27WK | TIP REPLACEMNT TEFLON FOR DP-200 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HV7131D-COF | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:CMOS IMAGE SENSOR With 8-bit ADC |
| HV7131E1 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:CMOS IMAGE SENSOR With 8-bit ADC |
| HV7131GP | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS Image Sensor with Image Signal Processing |
| HV7131R | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS Image Sensor |
| HV7131RP | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS Image Sensor with Image Signal Processing |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。