參數(shù)資料
型號: HD6433837L
元件分類: 微控制器/微處理器
英文描述: 8-BIT, MROM, 5 MHz, MICROCONTROLLER, PQFP100
封裝: TQFP-100
文件頁數(shù): 53/194頁
文件大?。?/td> 2303K
代理商: HD6433837L
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁當前第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁
146
8272E–AVR–04/2013
ATmega164A/PA/324A/PA/644A/PA/1284/P
according to operating mode set by the WGM22:0 bits and Compare Output mode (COM2x1:0)
bits. The max and bottom signals are used by the Waveform Generator for handling the special
cases of the extreme values in some modes of operation (see ”Modes of operation” on page
Figure 16-10 on page 131 shows a block diagram of the Output Compare unit.
Figure 17-3. Output Compare unit, block diagram.
The OCR2x Register is double buffered when using any of the Pulse Width Modulation (PWM)
modes. For the Normal and Clear Timer on Compare (CTC) modes of operation, the double
buffering is disabled. The double buffering synchronizes the update of the OCR2x Compare
Register to either top or bottom of the counting sequence. The synchronization prevents the
occurrence of odd-length, non-symmetrical PWM pulses, thereby making the output glitch-free.
The OCR2x Register access may seem complex, but this is not case. When the double buffering
is enabled, the CPU has access to the OCR2x Buffer Register, and if double buffering is dis-
abled the CPU will access the OCR2x directly.
17.5.1
Force Output Compare
In non-PWM waveform generation modes, the match output of the comparator can be forced by
writing a one to the Force Output Compare (FOC2x) bit. Forcing compare match will not set the
OCF2x Flag or reload/clear the timer, but the OC2x pin will be updated as if a real compare
match had occurred (the COM2x1:0 bits settings define whether the OC2x pin is set, cleared or
toggled).
17.5.2
Compare Match Blocking by TCNT2 Write
All CPU write operations to the TCNT2 Register will block any compare match that occurs in the
next timer clock cycle, even when the timer is stopped. This feature allows OCR2x to be initial-
ized to the same value as TCNT2 without triggering an interrupt when the Timer/Counter clock is
enabled.
OCFnx (Int.Req.)
= (8-bit Comparator )
OCRnx
OCnx
DATA BUS
TCNTn
WGMn1:0
Waveform Generator
top
FOCn
COMnX1:0
bottom
相關PDF資料
PDF描述
HD6433837SH 8-BIT, MROM, 5 MHz, MICROCONTROLLER, PQFP100
HD64463 MULTIFUNCTION PERIPHERAL, PBGA387
HD6473258CP10 8-BIT, OTPROM, MICROCONTROLLER, PQCC68
HD74AC174T D FLIP-FLOP, PDSO16
HD74HC149FP HC/UH SERIES, 8-BIT ENCODER, PDSO20
相關代理商/技術參數(shù)
參數(shù)描述
HD6433837S 制造商:未知廠家 制造商全稱:未知廠家 功能描述:H8/3834 Series H8/3837 HD6433837.HD6433837S.HD64473837. H8/3836 HD6433836.HD6433836S H8/3835 HD6433835.HD6433835S H8/3834 HD6433834.HD633834S.HD6473834 H8/3833 HD6433833.HD6433833S H8/3832 HD6433832S Hardware Manual
HD6433837SD 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:single-chip microcomputers
HD6433837SE 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:single-chip microcomputers
HD6433837SF 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:single-chip microcomputers
HD6433837SH 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:single-chip microcomputers